图；
[0043]图14示出了对图13所示的氧化层进行刻蚀形成栅氧层后的剖面结构示意图；
[0044]图15示出了在图14所示的半导体衬底的上表面的不需要设置金属硅化物的位置设置金属硅化物阻挡层后的剖面结构示意图；以及
[0045]图16示出了在图15所示的栅极结构、源极和漏极的裸露表面上形成金属硅化物后的剖面结构示意图。
【具体实施方式】
[0046]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0047]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0048]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0049]正如【背景技术】所介绍的，现有CMOS图像传感器的制造方法，对氧化层进行刻蚀时，位于侧墙下方的部分氧化层被吃掉，在形成金属硅化物阻挡层的刻蚀过程会在被吃掉的氧化层下方形成凹陷，即造成衬底的损伤，进而导致在形成金属硅化物时形成金属损伤；而且在形成PIN区时，所采用的离子注入会引起有源像素单元的有源区(AA区)表面损伤，为了解决如上离子注入对有源像素单元的有源区表面造成的损伤，本申请提出了一种CMOS图像传感器的制造方法。
[0050]图8示出了本申请一种优选实施方式提供的CMOS图像传感器的制造方法的流程示意图，该制造方法包括:步骤SI，在半导体衬底100的上表面上设置氧化层201’;步骤S2，在氧化层201’的远离半导体衬底100的表面上设置栅极结构202和侧墙203 ;步骤S3，对氧化层201’和半导体衬底100进行离子注入，在半导体衬底100中形成光电二极管的插梢植入层104 ;步骤S4，对氧化层201’进行刻蚀，形成栅氧层201 ;步骤S5，在半导体衬底100的上表面的不需要设置金属硅化物的位置上设置金属硅化物阻挡层204 ;步骤S6，形成所述CMOS图像传感器的金属硅化物层205。
[0051]上述制造方法，在完成光电二极管的插梢植入层的制作之后再进行氧化层201’的刻蚀，进而在氧化层201’的保护下避免了形成光电二极管的插梢植入层104的离子注入对有源区表面造成的损伤，因此有效地减轻了由于有源区表面损伤引起的热像素现象。
[0052]现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0053]首先，执行步骤SI，在半导体衬底100的上表面上设置图9所示的氧化层201’。该过程可以采用化学气相沉积法或热氧化法形成上述氧化层201’。
[0054]如图9所示，本申请优选上述半导体衬底100包括:轻掺杂区101和光电二极管阱区102，其中氧化层201’设置在轻掺杂区101的上表面上；光电二极管阱区102设置在轻掺杂区101中，后续设置的光电二极管插梢植入层104位于光电二极管阱区102中。上述轻掺杂区101可以采用外延生长的方法形成，其中所掺杂的杂质离子与半导体衬底中原有的杂质离子类型相同，但是杂质浓度小于半导体衬底中原有的杂质离子浓度，该轻掺杂区101中设置的光电二极管阱区102中的杂质离子类型与轻掺杂区101的杂质离子相反，可以提闻低压光电一极管收集光生电荷能力，进而提闻感光灵敏度。
[0055]然后，执行步骤S2，在图9所示的氧化层201’的远离半导体衬底100的表面上设置图12所示的栅极结构202和侧墙203。
[0056]在本申请一种优选实施方式中，优选上述步骤S2包括:步骤S21，在图9所示的氧化层201’的远离半导体衬底100的表面上设置图10所示的栅极结构202 ;步骤S22，在图10所TK的氧化层201’的裸露上表面上和栅极结构202的裸露表面上设置图11所TJK的电介质203’ ；步骤S23，对图11所示的电介质203’进行刻蚀，形成图12所示的侧墙203。上述栅极结构202的形成过程可以参考现有技术的常规方法，比如先沉积栅极材料然后再进行刻蚀，其中的栅极材料可以为本领域常规的多晶硅材料，沉积方法和刻蚀方法均可参考现有技术，在此不再赘述；然后，可以采用沉积电介质203’，形成图11所示的电介质203’，可用于本申请的电介质203’可以采用本领域常规的氧化硅、氮化硅、或氧化硅和氮化硅的复合层；在对电介质203’进行刻蚀时，可以根据电介质203’的厚度和材质对刻蚀条件进行调节，优选当电介质203’为氧化硅和氮化硅的复合材料，且厚度为40?50nm，且优选对该电介质203’进行干法刻蚀，其中本领域技术人员可以根据目前常规电介质的干法刻蚀条件选择本申请刻蚀电介质的条件，在此不再赘述。
[0057]当然，本申请为了避免产生热载流子效应，也可以采用与本领域常规工艺相同的方式，即在形成栅极结构202之后、制作插梢植入层104之前，进行轻掺杂漏注入工艺形成图12所示的超浅结103。
[0058]形成栅极结构202和侧墙203后，执行步骤S3，对图12所示的氧化层201’和半导体衬底100进行离子注入，在半导体衬底100中形成图13所示的光电二极管的插梢植入层104(pinned implant layer)。上述离子注入的目的是要形成光电二极管的插梢植入层104，由于半导体衬底100表面具有氧化层201’，因此其离子注入条件相对于目前常规的离子注入条件需要有所调整，申请人经过对该离子条件的反复实验，优选该步骤S3的离子注入能量为40?50KeV,剂量为3?5 X 112个/cm3。
[0059]与现有技术工艺类似，本申请为了降低源漏极区域与阱区之间的杂质离子浓度梯度进而减小漏电机率，在形成插梢植入层之后对源漏极区域进行离子注入形成图13所示的源极105和漏极106。
[0060]形成光电二极管的插梢植入层104之后，执行步骤S4，对图13所示的氧化层201’进行刻蚀，形成图14所示的栅氧层201。步骤S4对氧化层201’进行刻蚀时，可以以栅极结构202和侧墙203作为掩膜，去除裸露的氧化层201’，进行得到图14所示的栅氧层201，该刻蚀过程可以采用干法刻蚀或者湿法刻蚀均可，优选采用湿法刻蚀，进一步优选上述湿法刻蚀的刻蚀液包括HF、NH4F和H20，利用上述刻蚀液对栅氧层201的氧化硅实现较好的选择性，进而避免对栅极结构202和侧墙203的损伤。
[0061]在本申请又一种优选的实施方式中，为了修复步