半导体结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。
【背景技术】
[0002] 随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last)工艺得 到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降 时，即使采用后栅工艺，常规的M0S场效应管的结构也已经无法满足对器件性能的需求，鳍 式场效应晶体管（Fin FET)作为一种多栅器件得到了广泛的关注。鳍式场效应晶体管能够 有效改善晶体管的短沟道效应，提高器件的性能。
[0003] 现有的鳍式场效应晶体管的鳍部相邻一般为硅，对于N型鳍式场效应晶体管，载 流子为电子，在硅中迁移率较大，使N型鳍式场效应晶体管具有较高的饱和电流；而对于P 型鳍式场效应晶体管，载流子为空穴，空穴在硅中的迁移率较低，导致P型鳍式场效应晶体 管的饱和电流较低，采用上述N型鳍式场效应晶体管和P型鳍式场效应晶体管构成互补鳍 式场效应晶体管，会导致互补鳍式场效应晶体管内的N型鳍式场效应晶体管和P型鳍式场 效应晶体管的饱和电流不匹配，从而导致互补鳍式场效应晶体管的性能下降，进而影响整 个集成电路的性能。
[0004] 所以，所述P型鳍式场效应晶体管的性能有待进一步的提高。
【发明内容】
[0005] 本发明解决的问题是提供一种半导体结构及其方法，提高P型鳍式场效应晶体管 的性能。
[0006] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬 底；在所述半导体衬底上形成鳍部；在所述鳍部表面形成外延层，所述外延层的空穴迁移 率大于鳍部的空穴迁移。
[0007] 可选的，所述外延层的材料为SiGe或Ge，所述外延层内的Ge的摩尔百分比含量为 20% ~100%。
[0008] 可选的，采用选择性外延工艺形成所述外延层，所述选择性外延工艺采用的外延 气体包括锗源气体、硅源气体、HC1和氏，其中，锗源气体包括GeH 4，硅源气体包括3以4或 SiH2Cl2，锗源气体、硅源气体和HC1的气体流量为lsccm~lOOOsccm，H 2的流量为0. lslm~ 50slm，所述选择性外延工艺的温度为500°C~800°C，压强为ITorr~lOOTorr。
[0009] 可选的，所述外延层与鳍部在垂直鳍部长度方向的剖面为菱形。
[0010] 可选的，所述半导体衬底为绝缘底上娃衬底，包括：底层娃层、位于底层娃层表面 的绝缘层、位于绝缘层表面的顶层硅层。
[0011] 可选的，刻蚀所述顶层娃层至绝缘层表面，形成所述鳍部。
[0012] 可选的，形成所述鳍部的方法包括：刻蚀所述顶层硅层至绝缘层表面，形成初始鳍 部；在所述绝缘层表面形成第一介质材料层，所述第一介质材料层的表面与初始鳍部的顶 部表面齐平；回刻蚀所述第一介质材料层，形成第一介质层，使所述第一介质层的表面低于 初始鳍部顶部表面，并覆盖部分初始鳍部的侧壁；在高于第一介质层表面的部分初始鳍部 表面形成第二介质层；去除所述第一介质层，暴露出部分初始鳍部的侧壁；对所述初始鳍 部暴露的侧壁进行横向刻蚀，使未被第二介质层覆盖的部分初始鳍部宽度减小；去除所述 第二介质层，刻蚀后的初始鳍部作为最终形成的鳍部。
[0013] 可选的，所述第一介质层的厚度为20 A~100 A,所述第二介质层的厚度为 lnm ~10nm〇
[0014] 可选的，采用第一湿法刻蚀工艺去除所述第一介质层。
[0015] 可选的，所述第一湿法刻蚀工艺对所述第一介质层的刻蚀选择性大于对第二介质 层的刻蚀选择性。
[0016] 可选的，所述第一介质层的材料为氮化硅，所述第一湿法刻蚀工艺采用的刻蚀溶 液为磷酸溶液。
[0017] 可选的，采用第二湿法刻蚀工艺对所述初始鳍部暴露的侧壁进行横向刻蚀，所述 第二湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵。
[0018] 可选的，未被第二介质层覆盖的部分初始鳍部被刻蚀后的宽度大于10nm。
[0019] 可选的，采用热氧化工艺形成所述第二介质层。
[0020] 可选的，采用所述第三湿法刻蚀工艺去除所述第二介质层。
[0021] 可选的，所述第二介质层的材料为氧化硅，所述第三湿法刻蚀工艺采用的刻蚀溶 液为氢氟酸溶液。
[0022] 可选的，所述半导体衬底为单晶硅衬底；刻蚀所述单晶硅衬底形成鳍部。
[0023] 可选的，还包括：在所述半导体衬底表面形成隔离层，所述隔离层的表面低于鳍部 的顶部表面且覆盖鳍部的部分侧壁。
[0024] 可选的，还包括：在所述外延层上形成横跨鳍部的栅极结构，在所述栅极结构两侧 的外延层以及鳍部内形成源极和漏极。
[0025] 为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的半导体结 构，包括：半导体衬底；位于所述半导体衬底上的鳍部；位于所述鳍部表面形成外延层，所 述外延层的空穴迁移率大于鳍部的空穴迁移。
[0026] 与现有技术相比，本发明的技术方案具有以下优点：
[0027] 本发明的半导体结构的形成方法中，在半导体衬底上形成鳍部之后，在鳍部表面 形成外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移率。从而使得在以上述半导体 结构为基础形成的P型鳍式场效应晶体管的空穴迁移率得到提高，可以提高P型鳍式场效 应晶体管的性能。
[0028] 进一步的，由于外延层在不同晶向上的生长速率不同，所述外延层与鳍部在垂直 鳍部长度方向上的剖面可以为菱形或其他多边形。在所述外延层上形成栅极结构，可以提 高栅极结构与外延层的接触面积，提高沟道长度，从而改善晶体管的短沟道效应，提高P型 鳍式场效应晶体管的性能。
[0029] 进一步的，所述半导体衬底为绝缘底上硅衬底，刻蚀所述绝缘底上硅衬底的顶层 硅层至绝缘层，形成初始鳍部；然后在所述绝缘层表面形成第一介质层，所述第一介质层的 表面低于初始鳍部的顶部表面；然后在所述高于第一介质层的初始鳍部表面形成第二介质 层；然后，去除所述第一介质层，暴露出部分初始鳍部的侧壁，沿所述侧壁对初始鳍部进行 横向刻蚀，使得部分初始鳍部的宽度减小，形成鳍部。与初始鳍部相比，所述鳍部的表面积 增大，从而进一部提高在鳍部上形成的外延层的表面积，从而进一步提高鳍式场效应晶体 管的沟道长度，提高鳍式场效应晶体管的性能。
[0030] 本发明的技术方案的半导体结构，包括位于半导体衬底上的鳍部，以及位于鳍部 表面的外延层，所述外延层的空穴迁移率大于鳍部的空穴迁移率。可以提高空穴的迁移率， 提高在此结构基础上形成的P型鳍式场效应晶体管的性能。
【附图说明】
[0031] 图1至图20是本发明的实施例的半导体结构的形成过程示意图。
【具体实施方式】
[0032] 如【背景技术】中所述，现有P型鳍式场效应晶体管的性能有待进一步的提高。
[0033] 本发明的实施例中，在鳍部表面形成外延层，所述外延层的空穴迁移率大于鳍部 的空穴迁移，所述外延层作为P型鳍式场效应晶体管的沟道区域，可以提高P型鳍式场效应 晶体管的性能。
[0034] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0035] 请参考图1，提供半导体衬底100。
[0036] 所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导 体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半 导体衬底1〇〇上形成的半导体器件选择所述半导体衬底1〇〇的类型，因此所述半导体衬底 的类型不应限制本发明的保护范围。
[0037] 本实施例中，所述半导体衬底100为绝缘底上硅衬底，所述半导体衬底100包括： 底层娃层101、位于底层娃层101表面的绝缘层102、位于绝缘层102表面的顶层娃层103。 采用绝缘底上硅衬底作为半导体衬底100,可以降低寄生电容，提高在所述半导体衬底100 上形成的器件的性能。
[0038] 请参考图2,在所述半导体衬底100上形成鳍部110。
[0039] 本实施例中，由于所述半导体衬底100为绝缘底上硅衬底，可以直接刻蚀所述半 导体衬底100的顶层硅层103 (请参考图1)至绝缘层102表面，形成所述鳍部110。
[0040] 本实施例中，采用干法刻蚀工艺刻蚀所述顶层硅层103,在所述半导体衬底100 上形成鳍部110。本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl 2的混合气 体作为刻蚀气体，〇2作为缓冲气体，其中HBr的流量为50sccm~lOOOsccm，Cl 2的流量为 50sccm ~l