晶体管及其形成方法
【技术领域】
[0001]本发明涉半导体领域，具体涉及一种晶体管及其形成方法。
【背景技术】
[0002]现有半导体器件制作工艺中，通过应力技术来提高MOS晶体管的性能成为越来越常用的手段。通过适当控制沟道区的应力的方式，可以提高载流子(NM0S晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提闻驱动电流，以此极大地提闻MOS晶体管的性能。
[0003]目前，通常嵌入式硅锗(Embedded SiGe)技术提高PMOS晶体管沟道区的应力，即在衬底中形成凹槽，在凹槽中形成硅锗材料，同时进行掺杂形成PMOS晶体管的源区和漏区。形成所述硅锗材料是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力，以提高PMOS晶体管的性能。
[0004]为了进一步改善半导体器件性能和提高生产效率，现有技术发展了一种在外延生长应力层时，进行原位掺杂硼离子的方法，这样能够在生长应力层的同时完成对应力层的掺杂。但是，采用现有技术原位掺杂硼离子的方法，部分硼离子不能起到载流子的作用，应力层中能够起到载流子作用的有效硼离子含量较低。并且晶圆不同位置的界面处的硼含量差距较大，这样就使得不同位置的形成的晶体管性能有所差异。
【发明内容】
[0005]本发明解决的问题是提供一种晶体管及其形成方法，提高应力层中的P型离子含量，并使应力层中P型离子含量分布均匀，进而改善晶体管的性能。
[0006]为解决上述问题，本发明提供一种晶体管的形成方法，包括:
[0007]提供硅衬底；
[0008]在所述硅衬底上形成栅极结构，在所述栅极结构两侧的硅衬底内形成凹槽；
[0009]在所述凹槽内形成应力层；
[0010]在形成应力层的过程中进行P型掺杂和碳掺杂，以形成源极和漏极，其中所述碳掺杂与所述P型掺杂同时进行或者所述碳掺杂在P型掺杂之前进行。
[0011]可选的，所述P型掺杂为硼离子掺杂，在所述凹槽内在形成应力层的步骤包括:
[0012]采用外延生长工艺形成硅锗层，所述硅锗层作为应力层，
[0013]进行P型掺杂和碳掺杂的步骤包括:在外延生长硅锗层过程中通入碳源气体和硼源气体，以原位掺杂碳和硼。
[0014]可选的，所述P型掺杂为硼离子掺杂，在所述凹槽内在形成应力层的步骤包括:在所述凹槽内采用外延生长工艺依次形成硅籽晶层和硅锗层，所述应力层包括所述硅籽晶层和硅锗层；
[0015]进行P型掺杂和碳掺杂的步骤包括:在凹槽内外延生长硅籽晶层的过程中，通入碳源气体，以在硅籽晶层中原位掺杂碳；
[0016]在外延生长硅锗层的过程中，通入硼源气体，以在硅锗层中原位掺杂硼。
[0017]可选的，采用外延生长工艺形成硅锗层的步骤包括:
[0018]依次外延生长硅锗缓冲层和体硅锗层，所述硅锗缓冲层中的锗含量于体硅锗层中的锗含量，所述硅锗层包括所述硅锗缓冲层和体硅锗层。
[0019]可选的，进行P型掺杂和碳掺杂的步骤包括:
[0020]在外延生长硅锗缓冲层的步骤中同时通入碳源气体和硼源气体，在硅锗缓冲层中原位掺杂硼和碳；
[0021]在外延生长体硅锗层的步骤中通入硼源气体，以在体硅锗层中原位掺杂硼。
[0022]可选的，进行P型掺杂和碳掺杂的步骤包括:
[0023]在外延生长硅锗缓冲层的步骤中先通入碳源气体，以在硅锗缓冲层中原位掺杂碳，再通入硼源气体，在硅锗缓冲层中原位掺杂硼；
[0024]在外延生长体硅锗层的步骤中通入硼源气体，以在体硅锗层中原位掺杂硼。
[0025]可选的，进行P型掺杂和碳掺杂的步骤包括:在外延生长体硅锗层的步骤中同时通入硼源气体和碳源气体，以在体硅锗层中原位掺杂硼和碳；
[0026]或者，
[0027]进行P型离子掺杂和碳掺杂的步骤包括:在外延生长体硅锗层的步骤中先通入碳源气体，在体硅锗层中原位掺杂碳，再通入硼源气体，在体硅锗层中原位掺杂硼。
[0028]可选的，在原位掺杂碳的过程中，所述碳源气体包括甲基硅烷气体。
[0029]可选的，所述甲基娃烧气体的流量在1sccm到500sccm的范围内。
[0030]可选的，形成应力层的过程中，外延生长工艺的温度在580摄氏度到700摄氏度的范围内。
[0031]可选的,形成应力层的过程中，腔室气压在5torr到30torr的范围内。
[0032]可选的,所述硼源气体包括B2H6气体,所述B2H6气体的流量在Osccm到100sccm的范围内。
[0033]可选的，在采用外延生长工艺形成硅锗层的步骤中，通入包括硅源气体和锗源气体的反应气体，以外延生长硅锗层；
[0034]所述娃源气体包括SiH4气体,所述锗源气体包括GeH4,所述反应气体还包括H2气体、HCI气体和DCS气体中的一种或多种。
[0035]可选的，在外延生长硅锗缓冲层的步骤中，通入硼源气体的流量随外延生长的进行逐渐增大，以使硅锗缓冲层中的硼含量随厚度增大而增加。
[0036]本发明还提供一种晶体管，包括:
[0037]硅衬底；
[0038]位于所述硅衬底上的栅极结构；
[0039]位于所述栅极结构两侧的硅衬底内的应力层，所述应力层中掺杂有碳和P型离子，所述应力层用于形成源、漏极，所述应力层与硅衬底的界面处的碳含量大于应力层其他区域中的碳含量。
[0040]可选的，所述应力层包括依次形成的硅籽晶层、硅锗缓冲层和体硅锗层；或者，
[0041]所述应力层包括依次形成的硅锗缓冲层和体硅锗层。
[0042]可选的，所述硅锗缓冲层中的P型离子含量在自硅衬底到体硅锗层的方向上逐渐增大，直至同体硅锗层中的P型离子含量相同或接近。
[0043]可选的，所述P型离子为硼离子。
[0044]与现有技术相比，本发明的技术方案具有以下优点:
[0045]在栅极结构两侧的硅衬底内形成凹槽，在所述凹槽内形成应力层，在形成应力层的步骤中，进行P型掺杂和碳掺杂，以形成源极和漏极，其中所述碳掺杂与所述P型掺杂同时进行或者所述碳掺杂在P型掺杂之前进行，这样应力层中掺杂的碳容易优先占据应力层与硅衬底的界面处的晶格间隙，在应力层中掺杂P型离子时，P型离子就不容易进入应力层与硅衬底的界面处的间隙位置，从而改善了应力层与硅衬底的界面处P型离子的含量分布，提高了应力层中的有效P型离子含量，使得应力层中的P型离子含量分布均匀，提高晶体管的性能。此外，位于晶圆不同位置界面处的P型离子分布差异减小，位于晶圆不同位置处的晶体管性能也更为一致。
【附图说明】
[0046]图1至图4是本发明晶体管的形成方法一实施例各个步骤的侧视图；
[0047]图5是本发明晶体管的形成方法一实施例形成的晶体管的衬底中碳含量与现有技术PMOS晶体管的衬底中碳含量的对比图；
[0048]图6是本发明晶体管的形成方法再一实施例的侧视图。
【具体实施方式】
[0049]如【背景技术】所述，现有技术晶体管中，原子尺寸较小的硼离子容易在衬底与应力层之间的界面处的晶体缺陷处获得间隙位置，并聚集在界面处，使得应力层中的硼离子含量减小并且分布不均匀，影响晶体管的性能。
[0050]分析硼离子容易在衬底与应力层之间的界面处聚集的原因，对现有技术形成的PMOS晶体管进行元素含量检测，发现应力层中硼离子容易向界面处扩散，在应力层和衬底，硼的含量具有峰值高低不一的聚集分布形貌。在应力层与衬底界面处，由于晶格错位而产生大量缺陷(晶格间隙)，硼离子的原子半径较小，在外延生长应力层的过程中，硼离子容易在热环境下扩散迁移并被缺陷俘获，即停留在界面处的间隙中，使得在应力层与衬底界面处，硼含量形成峰值，这样就导致在应力层中硼离子的有效含量降低且分布不均匀。
[0051]此外，由于在应力层与衬底界面处的缺陷的产生是随机的，在晶圆不同位置处，应力层与衬底界面处的缺陷的数量不同，因此在晶圆不同位置处，应力层与衬底界面处聚集的硼离子数不同，使得晶圆不同位