存储元件及其制造方法
【技术领域】
[0001]本发明是有关于一种存储元件及其制造方法。
【背景技术】
[0002]随着半导体技术的微小化，传统的电容器工艺已经不敷使用，研究人员开发具有高介电常数的介电材料以及增加电容器的表面积，以增加电容器的电容值。一般而言，增加表面积最常采用的方式就是增加电容高度或大小。然而，上述方式容易导致电容器本身的机械强度不足的问题以及邻近的电容器短路(Short)的问题。当电容器的机械强度不足时，则容易发现电容结构变形甚至倾倒的现象；而当邻近的电容器发生短路现象，则降低产品的可靠度(Reliability)。有鉴于此，如何避免邻近的电容器短路且同时具有强化结构的电容器，已得到业界的高度注意。
【发明内容】
[0003]本发明提供一种存储元件及其制造方法，其可避免邻近电容器短路的问题。
[0004]本发明提供一种存储元件及其制造方法，其可增加电容器的机械强度。
[0005]本发明提供一种存储元件，其包括多数个杯状电容器、底支撑层以及顶支撑层。杯状电容器位于衬底上。底支撑层配置于杯状电容器的多数个下侧壁之间的衬底上。顶支撑层配置于杯状电容器的多数个上侧壁周围。顶支撑层与底支撑层彼此之间具有空隙。顶支撑层包括周边支撑层与核心支撑层。周边支撑层配置在杯状电容器外围并与杯状电容器连接。核心支撑层配置在周边支撑层内。而且核心支撑层与周边支撑层相隔一间隙，其连接任意相邻的两个杯状电容器。
[0006]本发明提供一种存储元件的制造方法，其步骤如下。提供衬底。衬底上具有多数个导体区。在衬底上形成底支撑层。底支撑层裸露出导体区。在衬底上形成多数个杯状下电极。杯状下电极与导体区电性连接。底支撑层位于杯状电容器的多数个下侧壁之间。在衬底上形成顶支撑层，其配置于杯状电容器的多数个上侧壁周围。顶支撑层与底支撑层彼此之间具有一空隙。顶支撑层包括周边支撑层与核心支撑层。周边支撑层位于杯状电容器外围并与杯状电容器连接。核心支撑层位于周边支撑层内，且与周边支撑层相隔一间隙。核心支撑层连接任意相邻的两个杯状电容器。
[0007]基于上述，本发明实施例利用配置在任意相邻的两个杯状电容器之间的核心支撑层，以避免邻近的杯状电容器在蚀刻工艺时过度扩孔(Hole Expans1n)，而导致邻近的杯状电容器短路问题。此外，本发明实施例的核心支撑层可提供额外的机械强度，以避免本发明实施例的杯状电容器变形甚至倾倒的现象。
[0008]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0009]图1A至图1H为依照本发明的第一实施例所示出的存储元件的制造流程的俯视示意图；
[0010]图2A至图2H分别为沿图1A至图1H的A-A线的剖面示意图；
[0011]图3A至图3H分别为沿图1A至图1H的B-B线的剖面示意图；
[0012]图4A至图4F为依照本发明的第二实施例所示出的存储元件的制造流程的俯视示意图；
[0013]图5A至图5F分别为沿图4A至图4F的A-A线的剖面示意图；
[0014]图6A至图6F分别为沿图4A至图4F的B-B线的剖面示意图。
[0015]附图标记说明:
[0016]10、40、50:沟槽；
[0017]20、60:开口；
[0018]30、70、80:间隙；
[0019]32、72:空隙；
[0020]100,200:衬底；
[0021]102、126、202、226:介电层；
[0022]104、204:导体区；
[0023]106、106a、110、110a、110b、lll、118、118a、206、206a、210、210a、210b、211、218a、218b:支撑层；
[0024]108、108a、208、208a:绝缘层；
[0025]112、120、120a、212、220、220a:掩膜层；
[0026]114、122、222:光刻胶层；
[0027]116、218:材料层；
[0028]116a、116b、216a、216b:间隙壁；
[0029]123、223:凹槽；
[0030]124、128、224、228:电极;
[0031]130、230:电容器；
[0032]219:填充层。
【具体实施方式】
[0033]图1A至图1H为依照本发明的第一实施例所示出的存储元件的制造流程的俯视示意图。图2A至图2H分别为沿图1A至图1H的A-A线的剖面示意图。图3A至图3H分别为沿图1A至图1H的B-B线的剖面示意图。
[0034]请同时参照图1A、图2A以及图3A，首先，提供衬底100。衬底100例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底(Semiconductor Over Insulator,简称SOI)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。
[0035]然后，在衬底100上依序形成介电层102与多数个导体区104。介电层102的材料可例如是氧化硅、氮氧化硅或低介电常数材料，其形成方法可以利用化学气相沉积法来形成。导体区104配置于介电层102中。在一实施例中，导体区104成一阵列排列。导体区104材料可例如是掺杂多晶硅、非掺杂多晶硅或其组合，其形成方法可以利用化学气相沉积法来形成。在一实施例中，导体区104可例如是与衬底100中的埋入式字线电性连接。
[0036]接着，在衬底100上依序形成底支撑层106、绝缘层108以及周边支撑层110。底支撑层106与周边支撑层110可分别例如是氮化硅(SiN)、氮氧化硅(S1N)、碳氮氧化硅(SiCON)、碳化硅(SiC)或其组合，其形成方法可以利用化学气相沉积法。底支撑层106的厚度例如是50埃至1500埃；周边支撑层110的厚度例如是50埃至2500埃。
[0037]绝缘层108的材料可例如氧化硅或硼磷硅玻璃(BPSG)，其形成方法可以利用化学气相沉积法。绝缘层108的的厚度例如是5000埃至30000埃。
[0038]请同时继续参照图1A、图2A以及图3A，接着，在周边支撑层110上依序形成掩膜层112与图案化的光刻胶层114。在一实施例中，掩膜层112可例如是由硬掩膜层、底抗反射层所构成的复合层，然本发明并不限于此。硬掩膜层的材料可例如是硅材料、金属材料或碳材料等。底抗反射层的材料可例如是有机聚合物、碳或氮氧化硅等。上述硬掩膜层与底抗反射层的形成方法可以利用化学气相沉积法来形成。图案化的光刻胶层114的材料例如是碳、光刻胶类材料或氮氧化物等。
[0039]请同时参照图1A、图1B、图2A、图2B、图3A以及图3B，以图案化的光刻胶层114为掩膜，进行蚀刻工艺，以形成周边支撑层110a。周边支撑层IlOa中具有沟槽10，暴露绝缘层108的表面。沟槽10的位置与多数个导体区104的位置部分重叠。沟槽10的形状包括方形、矩形、跑道形或星形。接着，移除周边支撑层IlOa上剩余的图案化的光刻胶层114和/或掩膜层112。
[0040]请同时参照图1B、图2B、图3B，在沟槽10上形成间隙壁材料层116。间隙壁材料层116覆盖周边支撑层IlOa的顶面以及沟槽10的侧壁与底部上(如图2D与图3D所示)。在一实施例中，间隙壁材料层116可共形地覆盖周边支撑层IlOa的顶面以及沟槽10的侧壁与底部上。间隙壁材料层116的材料例如是氧化硅(S1)、氮氧化硅(S1N)或硼磷硅玻璃(BPSG)等。其形成方法例如是化学气相沉积法。间隙壁材料层116的材料不以上述为限，只要与周边支撑层IlOa之间具有高度的蚀刻选择比均是本发明涵盖的范围。
[0041]接着，请同时参照图1C、图2C、图3C，对间隙壁材料层116进行非等向性蚀刻工艺，以在沟槽10的侧壁上形成间隙壁116a。之后，间隙壁116a所围区域内形成核心支撑层118。具体来说，在沟槽10的侧壁上形成间隙壁116a之后，在周边支撑层IlOa上形成支撑材料层，以覆盖周边支撑层IlOa的顶面、间隙壁116a的侧壁以及沟槽10的底部上(未示出)。接着，对支撑材料层进行回蚀刻工艺，移除部分支撑材料层，暴露周边支撑层IlOa的顶面，以在沟槽10中形成核心支撑层118(如图2F与图3F所示)。在一实施例中，核心支撑层118可例如是块状。核心支撑层118的形状包括方形、矩形、跑道形或星形。核心支撑层118可例如是氮化硅(SiN)、氮氧化硅(S1N)、碳氮氧化硅(SiCON)、碳化硅(SiC)或其组合，其形成方法可以利用化学气相沉积法来形成。在一实施例中，回蚀刻工艺可例如是干式蚀刻工艺或湿式蚀刻工艺。
[0042]请同时参照图1D、图2D以及图3D，在衬底100上依序形成掩膜层120与图案化的光刻胶层122。在一实施例中，掩膜层1