一种防止闩锁效应及噪声干扰的芯片版图结构及方法
【技术领域】
[0001]本发明涉及一种防止闩锁效应latchup及噪声干扰的芯片版图结构及方法，属于集成电路技术领域。
【背景技术】
[0002]随着IC制造工艺的发展，芯片的尺寸越来越小，芯片封装密度和集成度越来越高，产生latch up的可能性就会越来越大，模块之间互相干扰的可能性也会越来越大。一般来说，产生latch up的条件是:环路电流增益大于I，βηρη*βρηρ>= I ;两个BJT发射极均处于正偏；能够在发射极形成一个比PNPN器件维持电流大的电流。功率模块由于在输出级上是大电流，在靠近功率器件的衬底中会产生一定的位移电流，此电流流过低压部分，在寄生电阻R2上就会有电势降落，如图1中(a)和(b)所示，当此电势达到一定量值时，就会使这部分寄生的横向三极管Qn开启。开启的晶体管会将衬底电流放大，使Qn管集电极上的电流流入讲内，又将讲内寄生的纵向三极管Qp开启，latch up结构被触发，一旦形成这种正反馈通路，电源到地之间的大电流会使整块芯片发热失效。为克服此问题，人们一般采用在功率模块与其他模块中添加多数载流子多子保护环(该保护环接地)，增加功率模块与其他模块间的距离等方法，如图2所示，但这种方法会增大版图面积。对于噪声，主要是数字模块以及高频模块会产生噪声干扰到模拟模块，为克服此问题，人们一般采用在数字模块与其他模块中添加P+即多数载流子多子保护环(该保护环接地)，并增加数字模块与其他模块之间的距离来防止噪声干扰，这样做也会增大版图面积。
【发明内容】
[0003]本发明所要解决的技术问题是提供一种防止闩锁效应及噪声干扰的芯片版图结构及方法，采用双环保护，并且在功率模块和其他模块之间加入N+环即少数载流子保护环隔离开，并且该N+环接地电位，使得靠近少数载流子环的衬底浓度减小，并增加衬底电阻，从而防止芯片中发生闩锁效应，并防止数字模块的噪声干扰到模拟模块和功率模块。
[0004]本发明为解决上述技术问题采用以下技术方案:
一方面，本发明提供一种防止闩锁效应及噪声干扰的芯片版图结构，所述芯片版图包括模拟模块、功率模块、数字模块，模拟模块、功率模块、数字模块均采用双环保护结构，其中，模拟模块和功率模块的双环保护结构均为内P+环、外N+环，数字模块的双环保护结构为内N+环、外P+环，且模拟模块与数字模块之间保持一定间距。
[0005]作为本发明的进一步优化方案，所述P+环接地。
[0006]作为本发明的进一步优化方案，所述N+环接电源。
[0007]作为本发明的进一步优化方案，所述功率模块与其余各模块之间还设置有N+少数载流子保护环，且该N+少数载流子保护环接地电位。
[0008]另一方面，本发明提供一种防止闩锁效应及噪声干扰的芯片版图构造方法，所述芯片版图包括模拟模块、功率模块、数字模块，对的模拟模块、功率模块采用内P+环、外N+环的双环保护，对芯片的数字模块采用内N+环、外P+环的双环保护，且模拟模块和数字模块之间保持一定间距。
[0009]作为本发明的进一步优化方案，该方法还在功率模块与其余各模块之间设置N+少数载流子保护环，且该N+少数载流子保护环接地电位。
[0010]作为本发明的进一步优化方案，所述P+环接地。
[0011]作为本发明的进一步优化方案，所述N+环接电源。
[0012]本发明采用以上技术方案与现有技术相比，具有以下技术效果:本发明采用双环保护，把芯片的模拟模块先用P+环(接地)包起来，然后用N+环(接电源)包起来;功率模块和模拟模块用一样的双环结构保护起来;数字模块先用N+环(接电源)环包起来，然后用P+环(接地)包起来。模拟模块和数字模块之间保持一定间距，以防止数字噪声干扰模拟模块。在功率模块和其他模块之间加入N+少数载流子保护环，并且该N+环接地电位，使得靠近少数载流子环的衬底浓度减小，并增加衬底电阻，从而防止芯片中发生闩锁效应，并防止数字模块的噪声干扰到功率模块。该芯片结构，主要由模拟模块，功率模块和数字模块组成。本发明可以产生良好的抗闩锁效应的效果以及隔离噪声，提高芯片的工作性能。
【附图说明】
[0013]图1是latchup的产生结构示意图和电路图，其中，(a)是结构示意图，(b)是电路图。
[0014]图2是一般版图中防止latchup及噪声干扰的芯片版图结构不意图。
[0015]图3是本发明的芯片版图结构示意图。
【具体实施方式】
[0016]下面结合附图对本发明的技术方案做进一步的详细说明:
如图3所示，本发明提供一种防止闩锁效应及噪声干扰的芯片版图结构，所述芯片版图包括模拟模块、功率模块、数字模块，模拟模块、功率模块、数字模块均采用双环保护结构，其中，模拟模块和功率模块的双环保护结构均为内P+环(接地)、外N+环(接电源)，数字模块的双环保护结构为内N+环(接电源)、外P+环(接地)，且模拟模块与数字模块之间保持一定间距，，以防止数字噪声干扰模拟模块。功率模块与其余各模块之间还设置有N+少数载流子保护环，且该N+少数载流子保护环接地电位，使得靠近少数载流子环的衬底浓度减小，并增加衬底电阻，从而防止芯片中发生闩锁效应，并防止数字模块的噪声干扰到功率模块。
[0017]因少数载流子保护环就是提前进行电子的收集，而且少数载流子保护环深度较深，效果也是相当的明显，它能减小寄生的横向三极管Qn的电流增益，即ftipn。
[0018]而多数载流子与此相对应，收集空穴。但因是P型衬底，空穴必然进入到衬底中，多数载流子保护环本质上降低了局部的电阻。加了少数载流子保护环之后，P+型多数载流子保护环离nwell近，更利于提前收集，效果就会明显一点。
[0019]对于模拟模块和功率模块，采用内P+外N+的双环保护，可以有效防止外部噪声干扰;对于数字模块，采用内N+外P+的双环保护，可以有效吸收数字模块内部产生的噪声。
[0020]在功率模块与其他模块之间加入N+少数载流子保护环，使得靠近少数载流子环的衬底浓度减小，和增大功率模块与其他模块之间的距离方法一样都可以增加衬底电阻，起到了抗latch up的效果，而且本发明没有增加版图面积。如图3所示，N+少数载流子环接地电位，不仅能进一步避免模块之间的相互干扰，也能够避免功率模块衬底电流流向数模模块电源，不影响数模电路的可靠性，同时能够起到吸收衬底电流的作用。
[0021]以上所述，仅为本发明中的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。
【主权项】
1.一种防止闩锁效应及噪声干扰的芯片版图结构，所述芯片版图包括模拟模块、功率模块、数字模块，其特征在于，模拟模块、功率模块、数字模块均采用双环保护结构，其中，模拟模块和功率模块的双环保护结构均为内P+环、外N+环，数字模块的双环保护结构为内N+环、外P+环，且模拟模块与数字模块之间保持一定间距。2.根据权利要求1所述的一种防止闩锁效应及噪声干扰的芯片版图结构，其特征在于，所述P+环接地。3.根据权利要求1所述的一种防止闩锁效应及噪声干扰的芯片版图结构，其特征在于，所述N+环接电源。4.根据权利要求1所述的一种防止闩锁效应及噪声干扰的芯片版图结构，其特征在于，所述功率模块与其余各模块之间还设置有N+少数载流子保护环，且该N+少数载流子保护环接地电位。5.—种防止闩锁效应及噪声干扰的芯片版图构造方法，所述芯片版图包括模拟模块、功率模块、数字模块，其特征在于，对模拟模块、功率模块采用内P+环、外N+环的双环保护，对芯片的数字模块采用内N+环、外P+环的双环保护，且模拟模块和数字模块之间保持一定间距。6.根据权利要求1所述的一种防止闩锁效应及噪声干扰的芯片版图构造方法，其特征在于，该方法还在功率模块与其余各模块之间设置N+少数载流子保护环，且该N+少数载流子保护环接地电位。7.根据权利要求1所述的一种防止闩锁效应及噪声干扰的芯片版图构造方法，其特征在于，所述P+环接地。8.根据权利要求1所述的一种防止闩锁效应及噪声干扰的芯片版图构造方法，其特征在于，所述N+环接电源。
【专利摘要】本发明公开了一种防止闩锁效应及噪声干扰的芯片版图结构及方法，采用双环保护，把芯片的模拟模块先用P+环（接地）包起来，然后用N+环（接电源）包起来；功率模块和模拟模块用一样的双环结构保护起来；数字模块先用N+环（接电源）环包起来，然后用P+环（接地）包起来。模拟模块和数字模块之间保持一定间距，以防止数字噪声干扰模拟模块。在功率模块和其他模块之间加入N+少数载流子保护环，并且该N+环接地电位，使得靠近少数载流子环的衬底浓度减小，并增加衬底电阻，从而防止芯片中发生闩锁效应，并防止数字模块的噪声干扰到功率模块。本发明可以产生良好的抗闩锁效应的效果以及隔离噪声，提高芯片的工作性能。
【IPC分类】H01L27/02, H01L21/70
【公开号】CN105552073
【申请号】CN201510921612
【发明人】曾庆, 沈磊, 李玮
【申请人】武汉芯昌科技有限公司
【公开日】2016年5月4日
【申请日】2015年12月14日