主动元件电路基板的制作方法
【技术领域】
[0001]本发明是有关于一种电路基板，且特别是有关于一种主动兀件电路基板。
【背景技术】
[0002]现有的主动元件电路基板多采用非晶硅(a-Si)薄膜晶体管或低温多晶硅薄膜晶体管作为切换元件。然而，随着科技的演进，已有研究指出氧化物半导体(oxidesemiconductor)薄膜晶体管相较于非晶娃薄膜晶体管,具有更高的迁移率(mobility),且相较于低温多晶娃薄膜晶体管还具有较佳的临界电压(threshold voltage,简称:Vth)均匀性。因此，氧化物半导体薄膜晶体管有潜力成为下一代主动元件电路基板的关键元件。惟目前受限于大面积的黄光能力，氧化物半导体薄膜晶体管仍无法积集化，以致于其应用范畴受到局限，例如无法应用于逻辑元件。
【发明内容】
[0003]本发明提供一种主动元件电路基板，其可提供积集化的主动元件。
[0004]本发明的一种主动元件电路基板，其包括基板、多个主动元件以及第一平坦层。主动元件设置在基板上。各主动元件包括栅极、通道层、源极以及漏极。通道层与栅极堆叠设置。源极以及漏极设置在通道层上且位于通道层的相对两侧，以定义出通道层的通道区。第一平坦层设置在基板上，其中主动元件包括至少一第一主动元件以及至少一第二主动元件。第一主动元件设置在第一平坦层与基板之间，且第一平坦层设置在第一主动元件与第二主动元件之间。第一主动元件的通道区与第二主动元件的通道区在平行基板的方向上的最小直线距离大于或等于5 μ m。
[0005]在本发明的一实施例中，上述的各主动元件的通道层为氧化物半导体层。
[0006]在本发明的一实施例中，上述的第一平坦层为有机材料层、娃基材料层、有机材料与硅基材料的混合层或上述至少两者的堆叠层。
[0007]在本发明的一实施例中，上述的第一平坦层的厚度为0.5μπι至5μπι。
[0008]在本发明的一实施例中，上述的第一平坦层包括至少一贯孔，且第二主动元件通过该贯孔与第一主动元件电性连接。
[0009]在本发明的一实施例中，上述的至少一第二主动元件通过第一平坦层与至少一第一主动元件电性绝缘。
[0010]在本发明的一实施例中，上述的主动元件电路基板还包括第一保护层，其中第二主动元件设置在第一保护层与第一平坦层之间。
[0011]在本发明的一实施例中，上述的第一保护层为无机材料层。
[0012]在本发明的一实施例中，上述的主动元件电路基板还包括第二平坦层，其中第一保护层设置在第二主动元件与第二平坦层之间。
[0013]在本发明的一实施例中，上述的主动元件电路基板还包括第二保护层。第二保护层设置在第一平坦层与第一主动元件之间。
[0014]在本发明的一实施例中，上述的第一主动元件的源极与漏极的排列方向以及第二主动元件的源极与漏极的排列方向分别垂直于第一主动元件与第二主动元件的排列方向。
[0015]在本发明的一实施例中，上述的第一主动元件的源极与漏极的排列方向以及第二主动元件的源极与漏极的排列方向分别平行于第一主动元件与第二主动元件的排列方向。
[0016]在本发明的一实施例中，上述的第一主动元件的源极与漏极的排列方向以及第二主动元件的源极与漏极的排列方向分别不平行且不垂直于第一主动元件与第二主动元件的排列方向。
[0017]基于上述，本发明实施例的主动元件电路基板通过将第一、第二主动元件设置在第一平坦层的相对两侧，以利主动元件积集化。此外，在积集化的同时，通过控制第二主动元件与第一主动元件之间的最小水平距离，可确保第二主动元件形成在第一平坦层相对平坦的区域上，而有助于提升第二主动元件的信赖性。
[0018]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0019]图1是本发明的第一实施例的一种主动元件电路基板的剖面示意图；
[0020]图2A至图2C是图1中的通道层、源极以及漏极的相对设置关系的三种实施型态的上视不意图；
[0021]图3A至图3C是图1中第一主动元件与第二主动元件的相对设置关系的三种实施型态的上视不意图；
[0022]图4至图6是本发明的第二实施例至第四实施例的主动元件电路基板的剖面示意图。
[0023]附图标记说明:
[0024]100、200、300、400:主动元件电路基板；
[0025]110:基板；
[0026]120:主动元件；
[0027]122:第一主动元件；
[0028]124:第二主动元件；
[0029]130、130A、130B:第一平坦层；
[0030]140:第一保护层；
[0031]150:第二保护层；
[0032]160:第二平坦层；
[0033]A:通道区；
[0034]CH:通道层；
[0035]D:最小直线距离；
[0036]D1、D2、D3:方向；
[0037]DE:漏极；
[0038]GE:栅极；
[0039]G1:栅绝缘层；
[0040]01、02:贯孔；
[0041]SE:源极。
【具体实施方式】
[0042]图1是本发明的第一实施例的一种主动元件电路基板的剖面示意图。图2A至图2C是图1中的通道层、源极以及漏极的相对设置关系的三种实施型态的上视示意图。图3A至图3C是图1中第一主动元件与第二主动元件的相对设置关系的三种实施型态的上视示意图。请先参照图1，主动元件电路基板100包括基板110、多个主动元件120以及第一平坦层130。
[0043]主动元件120设置在基板110上。各主动元件120包括栅极GE、通道层CH、源极SE以及漏极DE。在本实施例中，各主动元件120例如为一底栅极薄膜晶体管。具体地，通道层CH与栅极GE堆叠设置，且通道层CH例如是位于栅极GE的上方。通道层CH可以是氧化物半导体层，如氧化铟镓锌(Indium Gallium Zinc Oxide,简称:IGZ0),但不限于此。各主动元件120可进一步包括栅绝缘层GI设置在通道层CH与栅极GE之间，以将通道层CH与栅极GE分隔开来。
[0044]源极SE以及漏极DE设置在通道层CH上且位于通道层CH的相对两侧，以定义出通道层CH的通道区A。如图2A至图2C所示，通道区A的面积即源极SE与漏极DE接触于通道层CH的边界之间的通道层CH的面积。在主动元件通电后，通道区A为通道层CH提供载子移动的区域。
[0045]请再参照图1，第一平坦层130设置在基板110上。依据主动元件120与第一平坦层130相对设置关系的不同，主动元件120可划分成第一主动元件122以及第二主动元件124，其中第一主动元件122设置在第一平坦层130与基板110之间，且第一平坦层130设置在第一主动元件122与第二主动元件124之间。在本实施例中，主动元件120包括一个第一主动元件122以及一个第二主动元件124，但本发明不用以限定第一主动元件122以及第二主动元件124的数量。在另一实施例中，第一主动元件122以及第二主动元件124各自的数量也可以是一个以上。
[0046]第一平坦层130的设置除了可用以保护第一主动元件122之外，还可提供第二主动元件124平坦的承载面。举例，第一平坦层130可以为有机材料层、硅基材料层、有机材料与硅基材料的混合层或上述至少两者的堆叠层。此外，第一平坦层130的厚度例如为
0.5 μ m M 5 μ m。
[0047]相较于将所有的主动元件120设置在同一平面上(如基板110上)，本实施例通过将主动元件120堆叠于基板110上，可使主动元件120积集化，减少基板110设置主动元件120所需的空间，从而提升主动元件120的应用范畴，例如作为模拟或逻辑元件。
[0048]此外，本实施例采用氧化物半导体层作为主动元件120的通道层CH，除了可使主动元件120具有良好的元件特性表现(高迁移率)之外，还可降低通道层CH所需的处理温度。因此，基板110除了可选择温度耐受力相对高的玻璃基板之外，还可选择温度耐受力相对低的塑胶基板。由于塑胶基板具有优异的挠曲能力，因此可增加主动元件电路基板100的应用范畴。
[0049]在主动元件电路基板100的实际处理中，基板110上高低落差剧烈处有可能影响到第一平坦层130平坦化的能力，例如第一平坦层130对应第一主动元件122的所在处可能相对隆起。如此，可能影响到设置在第一平坦层130上的第二主动元件124的元件特性表现或信赖性。有鉴于此，本实施例通过调变第一主动元件122的通道区A与第二主动元件124的通道区A在平行基板110的方向上的最小直线距离D，使最小直线距离D大于或等于5 μ m，以确保第二主动元件124形成在第一平坦层130相对平坦的区域上。
[0050]如图3A所示，当第一主动元件122的源极SE与漏极DE的排列方向(如方向Dl)以及第二主动元件124的源极SE与漏极DE的排列方向(如方向Dl)分别垂直于第一主动元件122与第二主动元件124的排列方向(如方向D2)时，最小直线距离D为第一主动元件122的通道区A靠近第二主动元件124的侧边至第二主动元件124的通道区A靠近第一主动元件1