集成电路封装衬底的制作方法

文档序号:9794175阅读:682来源:国知局
集成电路封装衬底的制作方法
【技术领域】
[0001]本公开的实施例一般涉及集成电路的领域,并且更具体地,涉及用于集成电路封装衬底的表面精整层(surface finishes)的技术和配置。
【背景技术】
[0002]管芯(诸如,处理器)的输入/输出密度持续增加。为了跟上增加的输入/输出密度,管芯所附连的封装衬底必须相应地缩放。在本领域的当前状态下,单个表面精整层被应用到封装衬底的管芯和焊盘侧两者。封装衬底的管芯侧是其上附连管芯的一侧,而封装衬底的焊盘侧附连至电路板。在应用之后单个精整层可横向生长、或扩张,从而如果焊盘过于紧密地位于一起可导致在衬底的管芯侧上的焊垫到焊垫桥接。作为结果,在管芯侧上的表面精整层的扩展限制了封装衬底的可缩放性。然而,可基于关于电路板连接要求的考虑确定在焊盘侧上的表面精整层组分。这些考虑不一定延伸到管芯侧连接要求;然而,在本领域的当前状态下,相同表面精整层被应用到封装衬底的管芯侧和焊盘侧两者。
[0003]附图简述
[0004]通过下列【具体实施方式】并结合所附附图,可容易地理解实施例。为了便于该描述,同样的参考标号指定同样的结构元件。在所附附图的图中以示例方式而不以限制方式说明实施例。
[0005]图1示意性地示出了根据一些实施例的示例集成电路(IC)组件的截面侧视图。
[0006]图2是根据本公开的实施例的利用双表面精整层的封装衬底制造过程的示例性流程图。
[0007]图3为根据本公开的实施例的示出了图2中描述的封装衬底制造过程中的阶段的所选操作的示例性截面图。
[0008]图4为根据本公开的实施例的利用具有双表面精整层的封装衬底的组装过程的示例性流程图。
[0009]图5示意性地示出了根据一些实施例的包括具有双表面精整层的封装衬底的计算设备。
[0010]详细描述
[0011]本公开的实施例描述了用于双表面精整层封装衬底组件的技术和配置。在以下描述中,将使用本领域技术人员所通常使用的术语来描述示例性实现的各个方面,以向其他本领域技术人员传达它们的工作的实质。然而,对本领域技术人员将显而易见的是,仅采用所描述方面中的一些也可实施本公开的实施例。为了说明的目的,陈述具体的数字、材料和配置以提供对示例性实现的全面理解。然而,本领域技术人员将可理解,没有这些特定细节也可实施本公开的实施例。在其他实例中,省略或简化已知特征以不模糊示例性实现。
[0012]在以下详细描述中,参照形成本说明书的一部分的附图,其中在全部附图中相同的标记指示相同的部件,并且在附图中以可实施本发明的主题的示例实施例的方式显示。应当理解,也可利用其它实施例,并且也可对其他实施例作出结构或逻辑的改变而不背离本公开的范围。因此,下列【具体实施方式】不应当被认为是限制意义的,并且实施例的范围由所附权利要求及其等效方案来定义。
[0013]为本公开之目的,短语“A和/或B”表示(A)、(B)或(A和B)。为本公开之目的,短语“A、B、和/或C"表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
[0014]说明书可使用基于视角的描述,诸如顶部/底部、内/外、上/下等等。这种描述仅用于便于讨论并且不旨在将本文所描述的实施例的应用限制在任何特定方向。
[0015]说明书可使用短语“在一实施例中”或“在诸实施例中”,其中每个可指相同或不同实施例中的一个或多个。此外,就本公开的多个实施例而言所使用的术语“包含”、“包括”、“具有”等是同义的。
[0016]本文可使用术语“与……耦合”及其派生词。“耦合”可表示以下一个或多个。“耦合”可表示两个或两个以上元件直接物理或电接触。然而,“耦合”还可表示两个或两个以上元件彼此间接接触,但仍彼此协作或交互,以及可表示一个或多个其他元件被耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可表示两个或两个以上元件直接接触。
[0017]在各个实施例中,短语“在第二特征上形成、沉积或以其他方式设置的第一特征”,可表示第一特征被形成、沉积、或设置在第二特征之上,并且第一特征的至少一部分可与第二特征的至少一部分直接接触(例如,直接物理和/或电接触)或间接接触(在第一特征和第二特征之间具有一个或多个其他特征)。
[0018]如本文所使用的,术语“模块”可指执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、片上系统(SoC)、处理器(共享、专用或组)和/或存储器(共享、专用或组)、组合逻辑电路和/或提供所描述功能的其它合适的组件,或是上述部件的一部分,或包括上述部件。
[0019]图1示意性地示出了示例集成电路(IC)组件100的截面侧视图,示例集成电路组件100被配置成在嵌入在封装衬底104中的电布线(routing)特征上使用双表面精整层。在一些实施例中,IC组件100可包括一个或多个管芯(例如,管芯102a或102b),如可看到的,一个或多个管芯与封装衬底104电和/或物理耦合。如可看到的,封装衬底104可进一步与电路板122电且物理地耦合。如本文所使用的,封装衬底的管芯侧是管芯所附连的一侧(例如,侧SI),而封装衬底的焊盘侧是附连至电路板的一侧(例如,侧S2)。在一些实施例中,IC封装组件100可仅指的是封装衬底104。
[0020]根据各个实施例,第一表面精整层可设置在电布线特征上,诸如封装衬底104的侧S2上的一个或多个焊盘上。第二表面精整层可设置在如本文所描述的侧SI的电布线特征上(例如,图3的表面精整层322)。可在IC组件100中配置第二表面精整层以通过IC组件100的各个部件路由管芯102a和/或102b的电信号。电信号可包括,例如,输入输出(I/O)信号、射频(RF)信号或与管芯102a和/或102b的操作相关联的电源/接地。该第二表面精整层可具有与第一表面精整层不同的化学组分。例如,虽然第一表面精整层可以是镍基,而在一些实施例中第二表面精整层是金基,诸如使用直接浸金(DIG)工艺所应用的金基。
[0021]管芯102a和102b可根据各种合适的配置附连至封装衬底104,各种合适的配置包括,所描绘的倒装芯片配置、或诸如例如被嵌入在封装衬底104中或以引线接合布置配置的其他配置。在倒装芯片配置中,管芯102a或102b中的一个或两者可使用互连结构106(诸如,凸块、柱、或也可将管芯102a和102b与封装衬底104电耦合的其他合适结构)附连至具有第二表面精整层的封装衬底104的表面。如以下进一步讨论的,该第二表面精整层可能够使管芯互连结构106比使用封装衬底104的侧S I和S2两者上的单个表面精整层将可能的更紧密地间隔开并由此允许增加的输入输出密度。
[0022]在一些实施例中,管芯102a或102b可表示由半导体材料制造的分立芯片,并且可包括以下部件或作为以下部件的一部分:处理器、存储器、或ASIC。例如,在一些实施例中,诸如模制化合物或底部填充材料(未示出)之类的电绝缘材料可部分地或全部地封装管芯102a或102b的部分、和/或互连结构106。管芯互连结构106可被配置成在管芯102a、管芯102b、和/或封装衬底104之间路由电信号。
[0023]封装衬底104可包括配置成路由去往或来自管芯102a和/或102b的电信号。电布线特征可包括,例如,设置在封装衬底104的一个或多个表面上的迹线和/或内部布线特征,例如,内部布线特征诸如沟槽、通孔或用于穿过封装衬底104路由电信号的其他互连结构。在实施例中,电布线特征可被嵌入到一个或多个管芯互连区域116。在实施例中,管芯互连区域116可以是硅贴片。例如,在一些实施例中,封装衬底104可包括电布线特征(诸如,管芯接合焊垫108),该电布线特征具有应用在其上的第二表面精整层,配置成通过嵌入在管芯102a、管芯102b、和/或封装衬底104之间的管芯互连区域116中的导电线容纳管芯互连结构106并路由电信号。
[0024]在一些实施例中,例如,封装衬底104为具有芯(图3的中央芯304)和/或建立层的基于环氧树脂的层压衬底,诸如Ajinomoto建立膜(ABF)衬底。封装衬底104可包括在其他实施例中的其他合适类型的衬底,包括例如由玻璃、陶瓷、或半导体材料形成的衬底。
[0025]电路板122可以为由电绝缘材料(诸如环氧层压板)构成的印刷电路板(PCB)。例如,电路板122可包括由诸如聚四氟乙烯、酚树脂醛棉纸材料(诸如,阻燃剂4(FR-4)、FR-1、棉纸和环氧材料(诸如,CEM-1或CEM-3)、或利用环氧树脂预浸材料层叠一起的编织的玻璃材料组成的电绝缘层。可穿过电绝缘材料形成结构(未描绘)(例如通孔)用于通过电路板122路由管芯102a或102b中的任一个的电信号。在其他实施例中,电路板122可由其他合适的材料组成。在一些实施例中,电路板122是母板(例如,图5的母板502)。
[0026]例如,封装级互连(诸如焊球12)可耦合至封装衬底104上的一个或多个焊盘(land)(在下文中“焊盘110”)和电路板122上的一个或多个焊垫114以形成对应的焊接结合点,该焊接接合点配置成进一步路由在封装衬底104和电路板122之间的电信号。例如,可以球栅阵列(
当前第1页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1