半导体装置的制造方法

半导体装置的制造方法
【专利说明】半导体装置的制造方法
[0001][关联申请]
[0002]本申请享有2014年11月4日申请的日本专利申请案号2014-224491的优先权的利益，且将此日本专利申请的全部内容援用于本申请。
技术领域
[0003]本实施方式一般来说涉及一种半导体装置的制造方法。
【背景技术】
[0004]之前，有一种半导体装置，通过将半导体芯片多段地积层而可减小占据面积。该半导体装置是通过例如将形成有半导体元件、集成电路的基板多段地贴合，并以半导体芯片为单位进行切割而制造。
[0005]在贴合后的各基板的表面设有绝缘层，在各绝缘层的表面的对应位置，设有通过贴合基板而连接的多个电极。然而，在电极的表面有因自然氧化而形成金属的氧化膜的情况。该情况下，若基板彼此贴合，则有电极的接合部分发生接合不良的状况。

【发明内容】

[0006]本发明的实施方式提供一种半导体装置的制造方法，能够抑制通过基板贴合而连接的电极的接合部分产生连接不良。
[0007]根据本实施方式，提供一种半导体装置的制造方法。半导体装置的制造方法包含在设于第I基板及第2基板的各表面的绝缘层的表面形成开口的步骤。半导体装置的制造方法包含在所述开口埋入金属的步骤。半导体装置的制造方法包含使所述绝缘层的表面活化的步骤。
[0008]半导体装置的制造方法包含通过碳酸水清洗埋入所述第I基板侧的所述开口的金属的表面的步骤。半导体装置的制造方法包含将所述第I基板侧的所述绝缘层与所述第2基板侧的所述绝缘层贴合，而将所述第I基板侧的所述埋入的金属与所述第2基板侧的所述埋入的金属连接的步骤。
【附图说明】
[0009]图1A?图1C是表示实施方式的电极的形成步骤的说明图。
[0010]图2A?图2C是表示实施方式的电极的形成步骤的说明图。
[0011]图3A及图3B是表示实施方式的活化步骤的说明图。
[0012]图4是实施方式的清洗装置的说明图。
[0013]图5是铜相关的波贝克斯图。
[0014]图6A及图6B是表示实施方式的清洗步骤的说明图。
[0015]图7A?图7D是表示实施方式的基板的贴合步骤的说明图。
[0016]图8A?图8C是表示实施方式的基板的直接接合的结构的说明图。
[0017]图9A?图9B是表示实施方式的基板的直接接合的结构的说明图。
【具体实施方式】
[0018]以下参照附图，详细地说明实施方式的半导体装置的制造方法。另外，本发明并非由该实施方式限定。以下，列举将形成有逻辑电路的第I基板、与形成有影像传感器的第2基板贴合的所谓Wafer on Wafer为例进行说明，但本实施方式的半导体装置的制造方法也可适用于Chip on Wafer或Chip on Chip。另外，形成于第I基板、第2基板的电路并不限于逻辑电路、影像传感器，也可为任意的半导体集成电路。
[0019]首先，参照图1A?图2C，对在设于基板的表面的绝缘层形成电极的制造步骤进行说明。图1A?图2C是表示实施方式的电极的形成步骤的说明图。另外，在第I基板侧的绝缘层形成电极的步骤、与在贴合于第I基板的第2基板侧的绝缘层形成电极的步骤相同。
[0020]因此，于此对在第I基板侧的绝缘层形成电极的步骤进行说明，关于在第2基板侧的绝缘层形成电极的步骤则省略详细的说明。图1A?图2C中示意性表示在表面形成有绝缘层的第I基板的电极形成位置附近部分的截面。
[0021]如图1A所示，在第I基板10的表面形成有例如通过氧化硅而形成的绝缘层11。于此，第I基板10为例如硅晶片等半导体基板。在第I基板10的内部已埋入有逻辑电路(省略图示)。此外，在绝缘层11的内部已埋入有连接于逻辑电路的配线。
[0022]在该第I基板10形成电极的情况下，如图1B所示，在绝缘层11的表面涂布抗蚀剂12，使用光微影技术将抗蚀剂12图案化，由此选择性去除电极的形成位置上的抗蚀剂12。
[0023]接着，如图1C所示，使用图案化后的抗蚀剂12作为掩模(mask)，进行例如RIE(Reactive 1n Etching)等各向异性蚀刻，由此于绝缘层11的表面形成开口 13。于此，开口 13的形成深度到达连接于逻辑电路的配线为止。
[0024]接着，去除抗蚀剂12之后，在形成有开口 13的绝缘层11的表面，通过例如PVD(Physical Vapor Deposit1n)形成障壁金属或遮蔽金属(省略图示)，然后通过电解电镀使铜析出而填埋开口 13，从而形成图2A所示的金属层14。另外，金属层14的形成也可通过CVD (Chemical Vapor Deposit1n)而形成。此外，金属层14的材料也可为铜以外的金属。
[0025]之后，通过例如CMP(Chemical Mechanical Polishing)，对金属层14的表面进行研磨而去除绝缘层11的表面上的金属层14、障壁金属或遮蔽金属(省略图示)。由此，如图2B所示，形成埋入至开口 13且表面与绝缘层11的表面为同一面的电极15。此外，在贴合于第I基板10的第2基板，也通过与第I基板10相同的制造步骤而形成电极。
[0026]以此方式形成有电极15的第I基板10、第2基板在贴合之前的期间，是收纳于被称为F0UP(Front Opening Unified Pod)的密闭容器进行保管。另外，在保管第I基板10、第2基板的情况下，向FOUP的内部充入例如氮气等氧化抑制气体，由此抑制电极15的自然氧化。
[0027]然而，在保管期间长的情况下、或将第I基板10、第2基板自FOUP取出后经过一定时间的情况下，如图2C所示，因自然氧化而于电极15的表面形成金属的氧化膜16。该氧化膜16于第I基板10与第2基板贴合时成为电极彼此的接合不良或接合电阻增大的原因。
[0028]作为去除氧化膜16的方法，一般有例如通过氟化氢或盐酸对氧化膜16进行湿式蚀刻而去除的方法。但，在利用氟化氢进行湿式蚀刻的情况下，绝缘层11的表面会粗化，所以第I基板10与第2基板的贴合强度有时会降低。
[0029]因此，在本实施方式中，通过碳酸水清洗电极15的表面，由此一面抑制绝缘层11表面的粗化，一面自电极15表面去除氧化膜16。此外，对于第2基板侧的电极也同样地自电极的表面去除氧化膜16。关于该清洗步骤的详细将参照图4?图6B于下文进行叙述。
[0030]其次，参照图3A及图3B，对使形成有电极15的绝缘层11的表面活化的处理进行说明。图3A及图3B是表示实施方式的活化步骤的说明图。于此，使第I基板10侧的绝缘层11表面活化的步骤及使第2基板侧的绝缘层表面活化的步骤相同。因此，于此对使第I基板10侧的绝缘层11表面活化的步骤进行说明，关于使第2基板侧的绝缘层表面活化的处理则省略详细的说明。
[0031]使绝缘层11表面活化的处理是通过图3A及图3B所示的活化装置21而进行。如图3A及图3B所示，活化装置21具备腔室22、平台23、天线线圈24、隔直流电容器25、及高频电源26、27。
[0032]另外，于此虽省略图示，但活化装置21具备向腔室22内供给反应性气体的气体供给部、及向腔室22的外部排出腔室22内部的环境气体的排气部。
[0033]腔室22是供对绝缘层11进行表面的活化处理的处理室。该腔室22连接于地面，且内部设有平台23。平台23是对载置的处理对象基板(于此为第I基板10)进行吸附保持的载物台。
[0034]平台23是经由隔直流电容器25及高频电源26而连接于地面。天线线圈24是设于腔室22的顶部上的俯视螺旋状的线圈。天线线圈24经由高频电源27而连接于地面。
[0035]在使绝缘层11活化的情况下，如图3A所示，以绝缘层11朝上的状态将第I基板10载置于平台23上，通过平台23吸附并保持第I基板10。然后，活化装置2