电路载体和制造方法及制造和运行电路装置的方法
【技术领域】
[0001 ] 本发明涉及一种电路载体、用于制造电路载体的方法、用于制造电路装置的方法以及用于运行电路装置的方法和用于制造半导体模块的方法。
【背景技术】
[0002]借助于电路载体经常实现了电气电路装置，在其运行时电路载体受制于高电压。由此能够出现不期望的电压击穿或者部分放电。
【发明内容】
[0003]本发明的目的在于，提供电路载体和用于制造电路载体的方法，其具有对抗电压击穿的高强度和高部分放电强度。另外的目的在于，提供用于制造电路装置的方法，其具有对抗电压击穿的高强度和高部分放电强度。还有另外的目的在于，提供用于运行电路装置的方法，其中，在任何情况下都出现轻微的部分放电。
[0004]该目的通过根据权利要求1所述的电路载体、通过根据权利要求2所述的用于制造电路载体的方法、通过权利要求15所述的用于制造电路装置的方法或者通过根据权利要求18所述的用于运行电路装置的方法来实现。本发明的设计方案和改进方案是从属权利要求的内容。
[0005]第一方面涉及电路载体。其包含介电的绝缘载体以及上金属化层，该上金属化层覆层在介电的绝缘载体上并且具有金属化部段。金属化部段具有朝向绝缘载体的下侧、背向绝缘载体的上侧以及环形封闭的侧面，该侧面在侧面界定了金属化部段并且连续地在上侧和下侧之间延伸。除此之外，电路载体具有介电涂层，其位于侧面和上侧上，并且连续地从侧面延伸到上侧上。
[0006]第二方面涉及用于制造电路载体的方法。对此提供介电的绝缘载体，在其上涂有上金属化层，其包含金属化部段。金属化部段具有朝向绝缘载体的下侧、背向绝缘载体的上侧以及环形封闭的侧面，该侧面在侧面界定了金属化部段并且连续地在上侧和下侧之间延伸。此外，生成了介电涂层，其位于侧面和上侧上，并且连续地从侧面延伸到上侧上。
[0007]根据第三方面能够利用根据第一方面设计和/或根据第二方面制造的电路载体生成半导体装置。对此提供半导体部件，其具有第一电极和第二电极。为关联部段装配半导体部件，其中，半导体部件在第二电极上借助于连接层材料配合地与关联部段连接。
[0008]根据第四方面，为了运行根据第三方面制造的半导体装置而在第一电极和第二电极之间施加至少1V的电压。
[0009]根据第五方面，在用于制造半导体模块的方法中利用根据第三方面的方法制造半导体装置。除此之外提供模块壳体。将半导体装置与模块壳体连接。接下来将介电填料填充到模块壳体中，该填料具有比介电涂层小的介电常数和/或击穿场强，以使得介电填料接触介电涂层。
【附图说明】
[0010]本发明的这个以及另外的方面在下面根据以附图为参考的实施例进行阐述。在此示出:
[0011]图1是电路载体的横截面。
[0012]图2是根据图1的电路载体的俯视图。
[0013]图3是在覆层介电涂层之后的根据图1的电路载体的横截面。
[0014]图4是设置有介电涂层的根据图3的电路载体的俯视图。
[0015]图5是设置有介电涂层的并且装配有半导体芯片的根据图3的电路载体的横截面。
[0016]图6是设置有介电涂层的并且装配有半导体芯片的根据图5的电路载体的俯视图。
[0017]图7是在用于制造设置有介电涂层的电路载体的第一方法期间的步骤。
[0018]图8是在用于制造设置有介电涂层的电路载体的第二方法期间的步骤。
[0019]图9是在用于制造设置有介电涂层的电路载体的第三方法期间的步骤。
[0020]图10至12是在用于制造设置有介电涂层的电路载体的第四方法期间的各种步骤。
[0021]图13是设置有介电涂层的并且装配有半导体芯片的电路载体的横截面。
[0022]图14是设置有介电涂层的并且装配有半导体芯片的根据图13的电路载体的俯视图。
[0023]图15是设置有介电涂层的并且装配有半导体芯片的电路载体的俯视图，其中，介电涂层具有接片，其将金属化部段的关联表面部段分隔。
[0024]图16是在施加电压时的设置有介电涂层的并且装配有半导体芯片的电路载体。
[0025]图17是根据图5设计的电路载体的横截面，其中，介电涂层达到绝缘载体的侧面的边缘。
[0026]图18是设置有介电涂层的并且装配有半导体芯片的根据图17的电路载体的俯视图。
[0027]图19是设置有介电涂层的、装配的电路载体的横截面，其中，介电涂层具有接片，其位于金属化部段上并且在其上分离金属化部段的两个接触面。
[0028]图20是根据图19的电路载体的俯视图。
[0029]图21是半导体模块的横截面，在其中安装了装配的电路载体。
[0030]附图中的视图并不是原尺寸的。假如没有其它的说明，在附图中以相同的标号标记相同的或者相同作用的元件。
【具体实施方式】
[0031]图1示出了电路载体2的横截面，并且图2示出了俯视图。根据图1的示图的截面平面El-El在图2中示出。电路载体2具有带有上侧20t的介电的绝缘载体20，在上测上覆层有上金属化层21以及可选的下金属化层22，其覆层在介电的绝缘载体20的背向上侧20t的下侧20b上。假如存在上和下金属化层21，22，那么其因此能够位于绝缘载体20的相互对置的侧面上。上金属化层21能够在需要的时候构造，从而使其具有印刷电路，其例如能够用于电交换或者用于芯片安装。介电的绝缘载体20能够对此应用为，使上金属化层21和下金属化层22相互电绝缘。上金属化层21在任何情况下都具有至少一个关联的金属化部段25。在所示的示例中存在有多个这样的金属化部段25，其相互隔开。
[0032]电路载体2能够是陶瓷基座，其中，绝缘载体20构造为薄的层，其具有陶瓷或者有陶瓷构成。作为用于上金属化层21和如果存在的下金属化层22的材料适用的是导电良好的金属、例如铜或铜合金、铝或铝合金，然而也是任意的其它的金属或合金。假如绝缘载体20具有陶瓷，那么该陶瓷能够例如是氧化铝(Al2O3)或氮化铝(AlN)或氧化锆(ZrO2)，或者是混合陶瓷，其除了至少一种所谓的陶瓷原料之外还具有至少一种另外的、与其不同的陶瓷材料。例如，电路载体2能够构造为DCB衬底(DCB = Direct Copper Bonding，直接铜键合)、DAB 衬底(DAB = Direct Aluminum Bonding,直接招键合)、AMB 衬底(AMB = ActiveMetal Brazing，活性金属纤焊)或者AMS衬底(IMS = Insulated Metal Substrate，绝缘金属衬底)。上金属化层21和如果存在的下金属化层22能够彼此独立地分别具有在0.05mm至2.5mm范围中的厚度。绝缘载体20的厚度能够例如位于0.1mm至2mm的范围中。然而，大于或者小于给出的厚度同样是可能的。
[0033]如图1和2共同示出的那样，每个关联的金属化部段25都具有朝向绝缘载体20的下侧25b、背向绝缘载体20的上侧25t和环形封闭的侧面25s。环形封闭的侧面25s在侧面界定了金属化部段25并且连续地在上侧25t和下侧25b之间延伸。在上侧25t和侧面25s之间设计有环形封闭的边棱25k。
[0034]为了在之后的运行中减少电压击穿的倾向和边棱25k的区域中的部分放电，在金属化部段25上分别生成固定的介电涂层3，其位于侧面25s和上侧25t上，并且连续地从侧面25s延伸到上侧25t上，这在下面在图3中以横截面以及在图4中以俯视图示出。换而言之，金属化部段25的介电涂层3绕着边棱25k延伸。在图4中以虚线示出了通过介电涂层3覆盖的边棱25k的曲线。可选地，介电涂层3能够经由边棱的总体长度围绕金属化部段25的边棱25k。可替换地，边棱25k也能够部分地不由介电涂层3覆盖，例如在之后的运行中不期望太高的电场强度以及电压击穿和部分放电的部段。同样可选地，介电涂层3能够完全地覆盖金属化部段25的侧面25s。
[0035]此外如图4所获知的那样，金属化部段25的上侧25t能够具有关联部段25m，其由侧面25s隔开，并且其不由介电涂层3覆盖。可选地，关联部段25m能够环形地由介电涂层3的布置在上侧25t上的部段25r围绕。
[0036]在关联部段25m的区域中，有关的金属化部段25能够暴露，并且分别装配有一个或多个电子部件。作为对此的示例，在图3