Mim电容结构及其制作方法
【技术领域】
[0001] 本申请涉及半导体制造技术领域，具体而言，涉及一种MIM电容结构及其制作方 法。
【背景技术】
[0002] 随着模拟IC W及RFIC芯片发展的需求，越来越多的产品需要在金属互连线中整 合 Meta]_-Insulato;r-Metal (MIM)结构的电容。
[000引图1不出了传统的MIM电容器的剖面结构，图1中的MIM电容器由金属、绝缘体和 金属H层薄膜组成的夹必结构，具体地说，传统的MIM电容器结构包括第一金属层100'(作 为MIM电容器的下极板）、第二金属层300'(作为MIM电容器的上极板）、第H金属层400' W及绝缘介质层200'。MIM电容器的上极板由一层光罩定义出，上、下两个平行的极板（第 一金属层100'和第二金属层300')之间为绝缘介质层200'，从而由上、下极板和绝缘介质 层一起构成一个固定的MIM电容结构。进一步地，第一金属层100'与第H金属层400'之间 通过第一通孔500'，另一方面，第二金属层300'和第H金属层400'间通过第二通孔600' 连接。
[0004] 另外，W往常常采用二氧化娃作为MIM电容的绝缘介质层，随着IC产品密度越来 越大，如果用二氧化娃作为绝缘介质层，其厚度必须非常小，但是厚度过小导致MIM电容器 的击穿电压急剧下降，进而不能满足产品的要求。因此，目前采用介电常数更好的氮化娃作 为MIM电容器的绝缘介质层，W提高电容密度。
[0005] 虽然使用氮化娃作为绝缘介质层能够在保持电容高密度的需求下，保持相对较高 的厚度和击穿电压，但是，实际应用中发现，氮化娃作为绝缘介质层时其漏电流会很大，导 致其不能满足器件质量要求。
【发明内容】
[0006] 本申请旨在提供一种MIM电容结构及其制作方法，W解决现有技术中氮化娃作为 绝缘介质层带来的漏电流较大的问题。
[0007] 为了实现上述目的，根据本申请的一个方面，提供了一种MIM电容结构，包括依次 设置的第一金属层、绝缘介质层和第二金属层，上述绝缘介质层包括：氮化娃层，设置在第 一金属层上；氧化娃层，设置在氮化娃层与第二金属层之间。
[0008] 进一步地，上述氧化娃层的厚度为H1，氮化娃层的厚度为肥，且化：肥=1:10~ 1:8.
[0009] 根据本申请另一方面，提供了一种MIM电容结构的制作方法，上述制作方法包括： 步骤Sl，设置第一金属层；步骤S2,在第一金属层上设置氮化娃层；步骤S3,对氮化娃层的 表面进行氧化，形成氧化娃层；步骤S4,在氧化娃层上设置第二金属层。
[0010] 进一步地，上述步骤S3采用等离子体增强化学气相沉积工艺对氧化娃层的表面 进行氧化，形成氧化娃层。
[0011] 进一步地，上述步骤S3实施等离子体增强化学气相沉积工艺的过程包括；稳定化 步骤，向氮化娃层所在反应炉内通入非娃源含氧气体；沉积步骤，向反应炉内输入射频能， 并继续通入非娃源含氧气体；抽气步骤，停止输入射频能和停止通入非娃源含氧气体，并抽 出反应炉中的气体。
[0012] 进一步地，上述非娃源含氧气体选自成0、NO、N02和〇2组成的组中的一种或多种。
[0013] 进一步地，上述非娃源含氧气体的流速为1000~9000sccm。
[0014] 进一步地，上述沉积步骤持续的时间为3~300s，射频能为100~1500W。
[0015] 进一步地，上述步骤S3的沉积步骤中，控制反应炉的温度在200~50(TC，反应炉 压力在1~STorr之间，反应炉中喷淋头与加热器之间的间距在100~SOOmilso
[0016] 进一步地，上述步骤S2采用等离子体增强化学气相沉积工艺实施。
[0017] 应用本申请的技术方案，设置在氮化娃层表面的氧化娃中和了氮化娃层表面原有 的Si+悬挂键，从而使氮化娃层表面处于中性状态，不会吸附电子，在施加电压测试MIM电 容结构的击穿电压时，发现该氧化娃层的设置达到降低漏电流的作用；同时，由于氧化娃的 禁带宽度比氮化娃的禁带宽度要宽，因此氧化娃层能够承受的击穿电压更高，进而提高了 MIM电容结构的击穿电压。
【附图说明】
[0018] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0019] 图1示出了现有技术中传统的MIM电容器的剖面结构示意图；
[0020] 图2示出了本申请一种优选实施方式提供的MIM电容结构的剖面结构示意图；
[0021] 图3示出了本申请又一种优选实施方式提供的MIM电容结构的制作方法的流程示 意图；
[0022] 图4至图7示出了实施图3所示制作方法各流程后得到的剖面结构示意图，其中，
[0023] 图4不出了在晶圆上设置第一金属层后的剖面结构不意图；
[0024] 图5示出了在图4所示的第一金属层上设置氮化娃层后的剖面结构示意图；
[00巧]图6示出了对图5所示的氮化娃层的表面进行氧化形成氧化娃层后的剖面结构示 意图；
[0026] 图7示出了在图6所示的氧化娃层上设置第二金属层后的剖面结构示意图；W及
[0027] 图8示出了实施例1至5和对比例1的漏电流测试结果示意图。
【具体实施方式】
[0028] 应该指出，W下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另 有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常 理解的相同含义。
[0029] 需要注意的是，送里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在送里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0030] 为了便于描述，在送里可W使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可W包括"在……上方" 和"在……下方"两种方位。该器件也可W其他不同方式定位（旋转90度或处于其他方 位），并且对送里所使用的空间相对描述作出相应解释。
[0031] 正如【背景技术】所介绍的，现有氮化娃作为绝缘介质层时其漏电流会很大，导致其 不能满足器件质量要求，为了解决如上氮化娃所带来的问题，本申请对氮化娃进行了研究， 发现现有工艺条件下制备氮化娃是利用SiH4与NHs气体在高温W及等离子体的条件下反应 沉积在晶圆或芯片表面形成的，在沉积结束后，氮化娃的表面存在着许多没有充分反应的 Si+悬挂键，送些悬挂键会在表面吸附电子。在金属极板上施加电压后，由于送些电子的存 在，使得漏电流急剧增加，导致击穿电压降低。本发明针对于此提供了一种MIM电容结构及 其制作方法。
[0032] 在本申请一种优选的实施方式中，提供了一种MIM电容结构，如图2所示，该MIM 电容结构包括依次设置的第一金属层100、绝缘介质层和第二金属层400,其中上述绝缘介 质层包括：氮化娃层200和氧化娃层300,且氮化娃层200设置在第一金属层100上；氧化 娃层300设置在氮化娃层200与第二金属层400之间。
[0033] 具有上述结构的MIM电容结构，设置在氮化娃层200表面的氧化娃中和了氮化娃 层200表面原有的Si+悬挂键，从而使氮化娃层200表面处于中性状态，不会吸附电子，在 施加电压测试MIM电容结构的击穿电压时，发现该氧化娃层300的设置达到降低漏电流的 作用桐时，由于氧化娃的禁带宽度比氮化娃的禁带宽度要宽，因此氧化娃层300能够承受 的击穿电压更高，进而提高了 MIM电容结构的击穿电压。
[0034] 上述氧化娃层300主要是为了中和氮化娃层200表面的Si+悬挂键，因此其厚度 不需要很厚，设定氧化娃层300的厚度为Hl，氮化娃层200的厚度为肥，优选上述Hl ;肥= 1:10 ~1:8.
[0035] 在本申请另一种优选的实施方式中，提供了一种MIM电容结构的制作方法，如图3 所示，该制作方法包括；步骤SI,设置第一金属层100 ;步骤S2,在第一金属层100上设置氮 化娃层200 ;步骤S3,对氮化娃层200的表面进行氧化，形成氧化娃层300 ; W及步骤S4,在 氧化娃层300上设置第二金属层400。
[0036] 利用上述制作方法，对氮化娃层200的表面进行氧化，能够将氮化娃层200表面的 Si+悬挂键进行中和形成氧化娃层300,进而避免了 Si+悬挂键对电子的吸附。在施加电压 测试由此得到的MIM电容结构的击穿电压时，发现该氧化娃层300的设置达到降低漏电流 的作用；同时，由于氧化娃的禁带宽度比氮化娃的禁带宽度要宽，因此氧化娃层300能够承 受的击穿电压更高，进而提高了 MIM电容结构的击穿电压。
[0037] 现在，将参照附图更详细地描述根据本申请的示例性实施方式。然而，送些示例性 实施方式可W由多种不同的形式来实施，并且不应当被解释为只限于送里所阐述的实施方 式。应当理解的是，提供送些实施方式是为了使得本申请的公开彻底且完整，并且将送些示 例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层 和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
[0038] 如【背景技术】所记载的MIM电容结构式设置在IC中，比如设置在晶圆1上、设置在 具有半导体前道工艺结构的芯片上，无论MIM电容结构位置如何，均可适用于本申请的制 作方法，为了便于表述和使本领域技术人员理解，W下将W MIM电容结构设置在晶圆1上为 例进行说明。
[0039] 首先，执行步骤SI,在晶圆1上设置第一金属层100,形成具有图4所示剖面结构 的芯片。上述第一金属层100的设置方式采用本领域的技术手段即可，比如物理沉积法或 化学气相沉积法等，在此不再赏述。
[0040] 然后，执行步骤S2，在图4所示的第一金属层100上设置图5所示的氮化娃层200。 该过程同样可W采用本领域常规的化学气相沉积法实施，优选采用等离子体增强化学气相 沉积法实施，该方法的沉积温度较低，对第一金属层100结构和性质影响较小；形成的氮化 娃层200的厚度均匀性好、组织致密、针孔少、附着力强，进而所形成的MIM电容结构的性能 稳定。
[0041] 完成上述氮化娃的制作之后，对图5所示的氮化娃层