基于InAs材料的铁电隧穿场效应晶体管及其制备方法
【技术领域】
[0001]本发明属于电子技术领域，更进一步涉及微电子器件技术领域中的一种基于InAs材料的铁电隧穿场效应晶体管及其制备方法。本发明可用于高性能、低功耗大规模集成电路。
【背景技术】
[0002]随着集成电路的发展，芯片特征尺寸不断缩小，单个芯片上集成度随之提高，由此带来的功耗问题也愈发严重。据ITRS数据显示，特征尺寸缩小到32nm节点时，功耗会是预计趋势的8倍，即随着特征尺寸的逐步缩小，传统MOS器件就功耗方面将不能满足性能需求。除此之外，MOSFET尺寸的减小面临室温下亚阈摆幅最小为60mv/decade的限制。隧穿场效应晶体管(TFET，Tunneling Field-Effect Transistor)采用带带隧穿(BTBT)的导通机制，通过栅电极来调制源极与沟道界面处隧穿结的势皇宽度，进而形成隧穿电流，从而突破传统MOSFET亚阈值斜率理论极限中热电势kT/q的限制，亚阈摆幅可以低于60mV/dec，具有相当广阔的应用前景。
[0003]华为技术有限公司在其拥有的专利技术“隧穿场效应晶体管及隧穿场效应晶体管的制备方法”(申请号:201410336815.7，公开号:104134695A)中公开了一种隧穿场效应晶体管，其包括:第一掺杂类型衬底;沟道，凸出设置于所述第一掺杂类型衬底中部;源区，设置于所述第一掺杂类型衬底上，且围绕所述沟道设置;外延层，设置于所述源区上，围绕所述沟道设置;栅介质层，设置于所述外延层上，且围绕所述沟道设置;栅极区，围绕设置于所述栅介质层上；以及漏区，设置在所述沟道远离所述衬底的端部。该专利技术实现了较高的驱动电流，陡直的亚阈值摆幅，较小的泄漏电流以及较高的芯片集成密度。但是其隧穿场效应晶体管没有实现晶体管外部工作电压的减小，导致晶体管功耗无法降低。
[0004]北京大学在其拥有的专利技术“一种隧穿场效应晶体管及制备方法”(申请号:201510173189.9，公开号:104810405A)中公开了一种隧穿场效应晶体管及制备方法，属于CMOS超大规模集成电路(VLSI)中场效应晶体管逻辑器件领域。该隧穿场效应晶体管的隧穿源区及沟道区沿器件垂直方向为异质结构，其中上层采用具有较宽禁带宽度半导体材料，中间层为具有较窄禁带宽度半导体材料，下层为较宽禁带宽度半导体衬底。该专利技术可以有效抑制器件转移特性中亚阈斜率退化现象，同时显著降低隧穿场效应晶体管的平均亚阈斜率，并保持了较陡直的最小亚阈斜率。但是其隧穿场效应晶体管无法获得较高的导通电流，在实际运用中驱动电流较小，不能满足高性能大规模集成电路的应用要求。
【发明内容】
[0005]本发明的目的在于针对上述隧穿场效应晶体管导通电流小、亚阈摆幅无法降低、开关速度慢的缺点，提供一种基于InAs材料的铁电遂穿场效应晶体管。该晶体管能够在不增大外部工作电压的同时提高内部栅压，有效抑制了亚阈值斜率退化，使亚阈摆幅远低于60mV/dec。同时，还增大了该晶体管的导通电流，使其在实际运用中具有较大的驱动电流。
[0006]为了实现上述目的，本发明的具体思路是:根据材料特征研究表明，m-v材料具有较高的电子迀移率，其中InAs材料作为m-V材料中的一员，其电子迀移率比Si材料的电子迀移率高一个数量级，采用InAs材料作为铁电场效应晶体管的沟道材料，在进一步提高晶体管导通电流的同时降低亚阈摆幅，从而提高晶体管的开关速度，并且降低其功耗。
[0007]本发明基于InAs材料的铁电隧穿场效应晶体管包括:包括:衬底、源极、沟道、漏极、绝缘电介质薄膜、内部栅电极、铁电栅介质层、栅电极;源极、沟道和漏极，在衬底上依次由下至上竖直分布，在源极与沟道之间形成隧穿结;绝缘电介质薄膜、内部栅电极、铁电栅介质层及栅电极由内而外环绕覆盖在沟道的四周。源极、沟道采用InAs材料，漏极采用In0.53Ga0.47As材料或InAs材料材料。
[0008]本发明基于InAs材料的铁电隧穿场效应晶体管的制备方法，包括如下步骤:
[0009](D制备源极:
[0010]利用低温固源分子束外延工艺，在衬底(I)上以固体In和As作为蒸发源，在200°C的条件下外延生长一层InAs层，采用离子注入工艺对生成的InAs层进行Te离子注入，形成N+型源极区，在400°C条件下对N+型源极区热退火5min，进行激活处理，得到源极(2);
[0011](2)制备沟道:
[0012]利用低温固源分子束外延工艺，在源极(2)上以固体In和As作为蒸发源，在200°C的条件下外延生长一层InAs层，采用离子注入工艺对生成的InAs层进行Te离子注入，形成N—型沟道，在400°(:条件下对N—型沟道热退火5min，进行激活处理，得到沟道(3);
[0013](3)制备漏极:
[0014]利用低温固源分子束外延工艺，在沟道(2)上以固体In和As作为蒸发源，在200°C的条件下外延生长一层In0.53Ga0.47As，采用离子注入工艺对生成的In0.53Ga0.47As进行Si离子注入，形成P+型漏极区，在400°C条件下对P+型漏极区热退火5min，进行激活处理，得到漏极⑷；
[0015](4)淀积 Hf O2 层:
[0016]利用原子层淀积工艺，在步骤(2)生成的沟道(3)四周淀积HfO2,形成绝缘电介质薄膜(5);
[0017](5)淀积内部栅电极:
[0018]利用磁控溅射工艺，在绝缘电介质薄膜(5)四周淀积TiN，形成内部栅电极(6);
[0019](6)淀积PVDF铁电层:
[0020]利用旋涂工艺，在生成的内部栅电极(6)四周淀积一层PVDF铁电材料，形成铁电栅介质层(7);
[0021](7)淀积栅电极:
[0022]利用磁控溅射工艺，在铁电栅介质层(7)上淀积TiN，形成栅电极(8)，完成晶体管的制作。
[0023]与现有的技术相比，本发明具有如下优点:
[0024]第一，由于本发明在铁电隧穿场效应晶体管中引入了m-v族材料作为沟道材料，m-v族材料电子迀移率较高，提高了电子隧穿效率，从而增大了晶体管导通电流。克服了现有隧穿场效应晶体管导通电流较小的缺点，因而使得本发明基于InAs材料的铁电隧穿场效应晶体管具有更高的导通电流，减小了器件的延迟，在高性能大规模集成电路领域中具有广泛的应用前景。
[0025]第二，由于本发明在传统隧穿场效应晶体管中加入了铁电材料，应用了铁电材料的负电容效应，在不增加外部栅压的同时增大了内部栅压，结合电子迀移率更高的沟道材料，克服了现有技术中亚阈摆幅较大的缺点，因而使得本发明基于InAs材料的铁电隧穿场效应晶体管在较低工作电压的情况下，实现了更低的亚阈摆幅和更高的开关响应速度，对高灵敏度、低功耗开关器件的研究和制备提供了有力的理论依据。
【附图说明】
[0026]图1为本发明晶体管的剖面图；
[0027]图2为本发明制作方法的流程图；
[0028]图3为本发明制作方法步骤对应的结果图。
【具体实施方式】
[0029]下面结合附图对本发明做进一步的说明。
[0030]参照图1，本发明基于InAs材料的铁电隧穿场效应晶体管包括:衬底1、源极2、沟道
3、漏极4、绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7、栅电极8。所述源极2、沟道3和漏极4，在衬底I上依次由下至上竖直分布，在源极与沟道之间形成隧穿结。绝缘电介质薄膜5、内部栅电极6、铁电栅介质层7及栅电极8由内而外环绕覆盖在沟道3的四周。源极2、沟道3采用InAs材料，漏极4采用In0.53Ga0.47As材料或InAs材料。
[0031 ]参照图2，本发明基于InAs材料的铁电隧穿场效应晶体管的制备方法如下。
[0032]步骤1.制备源极。
[0033]利用低温固源分子束外延工艺，在衬底上以固体In和As作为蒸发源，在200°C的条件下外延生长一层厚度为60nm的InAs层，在生成的InAs层中注入能量为20KeV、剂量为119Cnf3的Te离子，形成N+型源极区，在400°C条件下对N+型源极区热退火5min，进行激活处理，得到源极。
[0034]步骤2.制备沟道。
[0035]利用低温固源分子束外延工艺，在源极上以固体In和As作为蒸发源，在200°C的条件下外延生长一层厚度为60nm的InAs层，在生成的InAs层中注入能量为20KeV、剂量为115Cnf3的Te离子，形成N—型源极区，在400°C条件下对N+型源极区热退火5min，进行激活处理，得到沟道。
[0036]步骤3.制备漏极。
[0037]利用低温固源分子束外延工艺，在沟道上以固体In和As作为蒸发源，在200°C的条件下外延生长一层厚度为60nm的In0.53Ga0.47As，在生成的In0.53Ga0.47As层中注入能量为20KeV、剂量为119CnT3的Si离子，形成P+型漏极区，在400°C条件下对P+型漏极区热退火5min，进行激活处理，得到漏极。
[0038]步骤4.淀积Hf O2层。
[0039]利用原子层淀积工艺，设置淀积温度为280°C，在步骤2生成的沟道四周淀积厚度为8nm的Hf02，形成绝缘电介质薄膜。
[0040]步骤5.淀积内部栅电极。
[0041]利用磁控溅射工艺，设置溅射温度为300°C，在绝缘电介质薄膜四周淀积厚度为50nm的TiN，形成内部栅电极。
[0042 ] 步骤6.淀积PVDF铁电层。
[0043]利用旋涂工艺，在生成的内部栅电极四周淀积一层厚度为40nm的PVDF铁电材料，形成铁电栅介质层。
[0044]步骤7.淀积栅电极。
[0045]利用磁控溅射工艺，设置溅射温度为300°C，在铁电栅介质层上淀积厚度为SOnm的TiN，形成栅电极，完成晶体管的制作。
[0046]下面通过改变漏极材料，分别选取In0.53Ga0.47As和InAs这两种材料，来形成同质结和异质结隧穿场效应晶体管的两个实施例，对本发明的制备方法做进一步的描述。