光电子半导体芯片、半导体器件以及用于制造光电子半导体芯片的方法
【技术领域】
[0001]本发明涉及一种光电子半导体芯片、一种具有这样的半导体芯片的半导体器件以及一种用于制造光电子半导体芯片的方法。
【背景技术】
[0002]在以下半导体芯片中在棱的区域中存在半导体芯片的电短路的风险，即为了所述半导体芯片的电接触超过半导体芯片的棱引导接触轨道。
【发明内容】
[0003]任务是说明一种光电子半导体芯片，其中在电接触时减小电短路的风险。此外应该说明一种方法，利用该方法能够以简单并且成本适宜的方式制造可靠地可电接触的半导体芯片。
[0004]所述任务特别是通过根据独立权利要求的光电子半导体芯片或方法来解决。其他构造和适宜性是从属权利要求的主题。
[0005]根据光电子半导体芯片的至少一种实施方式，半导体芯片具有半导体本体，该半导体本体具有被设置用于产生和/或接收辐射的有源区域。
[0006]例如有源区域被布置在第一导通类型的第一半导体层和与第一导通类型不同的第二导通类型的第二半导体层之间。例如半导体本体、特别是有源区域包含II1-V化合物半导体材料。
[0007]根据光电子半导体芯片的至少一种实施方式，半导体芯片具有载体。载体在垂直方向上在朝向半导体本体的第一主面和背向半导体本体的第二主面之间延伸。侧面将第一主面和第二主面相互连接。因此侧面在横向方向上限制载体。载体特别是与用于半导体本体的半导体层的外延沉积的生长衬底不同。例如载体包含半导体材料、例如硅、锗或砷化镓。
[0008]根据光电子半导体芯片的至少一种实施方式，半导体本体利用连接层固定在载体上。特别是借助连接层在半导体本体和载体之间形成材料决定的连接。在材料决定的连接的情况下，特别是预制的连接伙伴借助原子和/或分子力粘在一起。适合于连接层的特别是导电的连接层。例如连接层包含焊料或导电的粘结剂。
[0009]根据光电子半导体芯片的至少一种实施方式，载体的侧面具有第一区域，其中该第一区域具有凹部。在半导体芯片的俯视图中，载体在第一区域的高度上比在与第一区域不同的第二区域中具有更小的横截面。第二区域特别是在垂直方向上与第一区域相邻。
[0010]第二区域特别是在垂直方向上在凹部和第二主面之间伸展。例如凹部与载体的第一主面相邻。
[0011]凹部的垂直尺寸例如在载体的垂直尺寸的5%(含)和70% (含)之间、特别是在10%(含)和60%(含)之间。
[0012]根据光电子半导体芯片的至少一种实施方式，半导体芯片具有绝缘层。绝缘层至少局部地在半导体本体的背向载体的侧上伸展。在半导体芯片的俯视图中，绝缘层特别是覆盖半导体芯片的未被设置用于外部的电接触的所有区域。换句话说，例如用于半导体芯片的外部电接触的接触面不被绝缘层覆盖。特别是，绝缘层被构造为连续的在唯一的沉积步骤中构造的层，该层至少局部地覆盖载体的第一区域以及半导体本体并且特别是分别与其直接相邻。
[0013]根据光电子半导体芯片的至少一种实施方式，绝缘层分别至少部分地覆盖半导体本体和侧面的第一区域。绝缘层特别是完全覆盖侧面的第一区域。在凹部的区域中，载体材料因此在横向方向上不是裸露的，而是被绝缘层的材料覆盖。
[0014]根据光电子半导体芯片的至少一种实施方式，第二区域不被绝缘层覆盖。侧面的第二区域在制造半导体芯片期间形成，特别是从复合体中分割半导体芯片时。在侧面的第二区域中，半导体芯片因此可以具有分割步骤的痕迹、例如材料剥除的痕迹。材料剥除可以借助相干辐射化学和/或机械地进行。
[0015]在光电子半导体芯片的至少一种实施方式中，半导体芯片具有载体和半导体本体，该半导体本体具有被设置用于产生和/或接收辐射的有源区域，其中半导体本体利用连接层固定在载体上。载体在垂直方向上在朝向半导体本体的第一主面和背向半导体本体的第二主面之间延伸，其中侧面将第一主面和第二主面相互连接。载体的侧面的第一区域具有凹部。侧面的第二区域在垂直方向上在凹部和第二主面之间伸展。半导体芯片具有绝缘层，该绝缘层分别至少部分地覆盖半导体本体和第一区域。第二区域不被绝缘层覆盖。
[0016]绝缘层因此不仅在第一主面上覆盖载体而且至少局部地、特别是完全地覆盖凹部的区域中的载体。在凹部的区域中，载体的侧面因此不是裸露的，而是被绝缘层覆盖。在半导体芯片的外部的电接触中的例如通过超过半导体芯片的棱引导的例如以涂层形式构造的接触轨道的电短路的风险由此被减小。此外可以放弃附加地被设置用于绝缘层的并且在分割成半导体芯片之后才施加的绝缘的层。
[0017]根据半导体芯片的至少一种实施方式，载体是导电的。半导体芯片的电接触可以经过载体、特别是通过载体本身的材料进行。
[0018]根据半导体芯片的至少一种实施方式，绝缘层完全地覆盖连接层的横向上超过半导体本体的部分。换句话说，连接层在半导体芯片的任何位置处都不裸露。
[0019]根据至少一种实施方式，半导体器件具有半导体芯片和成形体。半导体芯片特别是可以具有前述半导体芯片的至少一个或多个特征。成形体在半导体芯片上成形并且分别至少局部地覆盖载体的第一区域和第二区域。特别是成形材料可以完全覆盖第二区域。半导体芯片的特别是用作辐射透射面的前侧例如不被成形体的材料覆盖。
[0020]根据半导体器件的至少一种实施方式，半导体器件具有接触轨道，该接触轨道从半导体芯片的背向载体的第二主面的前侧通过载体的第一区域被引导到成形体的前侧上。半导体器件可以为了在成形体的前侧上和/或成形体的背侧上的外部的电接触分别具有一个或多个电接触部。
[0021]接触轨道在任何位置处不与载体直接相邻。因此避免接触轨道和载体之间的电短路的风险。
[0022]根据用于制造多个半导体芯片的方法的至少一种实施方式。提供具有半导体层序列和载体复合体的复合体。半导体层序列特别是包括被设置用于产生和/或接收辐射的有源区域并且例如被划分成多个半导体本体。半导体层序列被布置在载体复合体上并且例如借助材料决定的连接与载体复合体固定。
[0023]载体复合体具有朝向半导体层序列的前侧和背向半导体层序列的背侧。
[0024]根据方法的至少一种实施方式，方法包括构造沟形的凹陷部，所述凹陷部至少局部地在相邻的半导体本体之间伸展并且延伸到载体复合体中。然而，沟形的凹陷部在垂直方向上不完全穿过载体复合体延伸。例如沟形的凹陷部借助相干辐射、特别是借助脉冲运行中的激光、例如以皮秒或纳秒范围内的脉冲时长来构造。替代地或补充地，例如可以使用化学方法、例如湿法化学蚀刻或干法化学蚀刻。还有机械方法、例如磨削方法或锯方法。例如晶片据适合。
[0025]沟形的凹陷部的构造例如可以分别在相邻的半导体本体之间平行于第一方向来进行。附加地，沟形的凹陷部的构造可以沿与第一方向倾斜或垂直伸展的第二方向进行。
[0026]根据方法的至少一种实施方式，方法包括构造绝缘层，该绝缘层分别至少局部地覆盖半导体层序列和沟形的凹陷部的侧面。绝缘层的构造例如借助CVD方法(化学气相沉积)或PVD方法(物理气相沉积)进行。特别是ALD方法(原子层沉积)适合于绝缘层的沉积。借助ALD方法可以以特别可靠的方式实现复合体的符合的覆盖物、即跟随复合体的表面形状的涂层。由此已经可以在很薄的层的情况下实现要喷射成形的棱的可靠的绝缘。
[0027]根据方法的至少一种实施方式，方法包括将复合体分割成多个半导体芯片，其中通过分割断面进行分割，所述分割断面至少局部地沿着沟形的凹陷部伸展。
[0028]术语“分割断面”在此绝对没有包含关于制造方式的限制。分割断面特别是可以机械地例如通过分裂、折断或锯，化学地例如通过湿法化学蚀刻或干法化学蚀刻，或借助相干辐射来构造。在分割断面沿着沟形的凹陷部伸展所在的区域中，分割断面特别是可以在复合体的俯视图中完全在沟形的凹陷部内构造。
[0029]根据方法的至少一种实施方式，载体复合体的朝向半导体层序列的前侧在分割时在沟形的凹陷部的区域中不被金属材料覆盖。因此在切割时不切开前侧施加的金属材料。
[0030]根据方法的至少一种实施方式，载体复合体的背向半导体层序列的背侧在分割时不被金属材料覆盖。因此在载体复合体的背侧上没有设置金属材料。
[0031]根据方法的至少一种实施方式，载体复合体特别是在构造沟形的凹陷部之后被减薄。通过减薄可以减小要制造的半导体芯片的结构高度。同时，载体复合体可以在减薄之前特别可靠地使半导体层序列机械稳定。
[0032]根据方法的至少一种实施方式，沿着沟形的凹陷部伸展的分割断面在分割时具有比沟形的凹陷部更小的宽度。分割断面在沟形的凹陷部之内的构造由此被简化。此外，相邻的半导体本体之间的所需的间距因此可以被最小化。
[0033]根据方法的至少一种实施方式，在半导体本体上分别构造有电接触面并且沿着沟形的凹陷部伸展的分割断面分别被在相邻的半导体本体之间，使得分割断面的中线比所分配的沟形凹陷部的中线距离相邻半导体本体的最近的接触面更远。接触面特别是不居中地布置在相应的半导体本体上，使得在沟形凹陷部的一侧上相邻的半导