制造半导体器件的方法
【专利说明】制造半导体器件的方法
[0001]相关申请的交叉引用
[0002]将2014年11月7日提交的日本专利申请N0.2014-227329的公开内容(包括说明书，附图和摘要)整体并入本文作为参考。
技术领域
[0003]本发明涉及一种用于制造半导体器件的技术，且更具体地，涉及一种适用于包括耦合至半导体芯片的电极焊盘的布线的半导体器件的制造的技术。
【背景技术】
[0004]属于本发明的技术领域的晶片加工封装(WPP)或晶片级封装(WLP)的【背景技术】例如公开于日本未审专利申请公布N0.2009-246218，N0.2008-021936以及N0.2007-157879中。
[0005]日本未审专利申请公布N0.2009-246218(专利文献I)描述了一种半导体器件及其制造方法，其中焊盘提供在半导体芯片上，各个焊盘都具有探针区和耦合区。在半导体器件中，探针标记相对于耦合区存在于位于半导体芯片的外周侧上的探针区中的焊盘处，且重布线形成为从耦合区朝向半导体芯片的中心侧延伸。
[0006]日本未审专利申请公布N0.2008-021936(专利文献2)描述了另一种半导体器件及其制造方法。半导体器件由包括具有线性部和接线柱电极安装部的布线图案的重布线层组成，接线柱电极提供在接线柱电极安装部上，且外部端子安装在接线柱电极的顶表面上。接线柱电极具有其扣状表面，其具有与接线柱电极安装部的上表面的轮廓的至少两个点相交的轮廓。
[0007]日本未审专利申请公布N0.2007-157879(专利文献3)描述了又一种半导体器件及其制造方法，其中电镀下层通过化学镀形成以耦合至端子电极，且耦合至端子电极上的电镀下层的重布线层的至少一部分由电镀层形成。
【发明内容】
[0008]近年来，借助半导体器件的增强的功能性以及提高的速度，提供在半导体芯片中的电极焊盘数量倾向于增加。另一方面，通常需要具有减小尺寸的半导体器件，且因此相邻电极焊盘之间的间距(间隔)倾向于减小。
[0009]在这方面，认为将另一新的布线(重配置布线(relocat1n wiring)，重布线)親合至提供在半导体芯片处的电极焊盘是有效的，如上述专利文献I至3中所公开的。但是，本发明人已经发现这种方式会致使取决于使用中的半导体芯片的各种问题，即依照确保半导体芯片或产品的可靠性的产品的规格。
[0010]通过结合附图的本说明书的下述详细说明将使本发明的其他问题和新的特征清楚易憧。
[0011]在根据一个实施例的制造半导体器件的方法中，首先，提供半导体晶片，包括位于其上表面的第一电极焊盘、在平面图中相邻于第一电极焊盘设置的第二电极焊盘、以及第一绝缘构件，所述第一绝缘构件具有暴露第一电极焊盘的上表面的第一开口以及暴露第二电极焊盘的上表面的第二开口。随后，在半导体晶片的第一绝缘构件上形成第二绝缘构件之后，在第二绝缘构件中形成暴露第一电极焊盘的上表面的第三开口以及暴露第二电极焊盘的上表面的第四开口。随后，分别由第一覆盖膜和第二覆盖膜覆盖第一电极焊盘的上表面和第二电极焊盘的上表面。随后，在第一覆盖膜的表面以及第二覆盖膜的表面上分别形成第一布线和第二布线。随后，在用第三绝缘构件覆盖第一覆盖膜的表面、第二覆盖膜的表面以及第一布线和第二布线之后，在第三绝缘构件中形成暴露第一布线的一部分的第五开口以及暴露第二布线的一部分的第六开口。这里，第一电极焊盘和第二电极焊盘在平面图中沿第一方向设置。第一覆盖膜和第二覆盖膜的每一个包括导电材料。第一布线在第一方向上的宽度等于或小于形成在第二绝缘构件中的第三开口的宽度。第二布线在第一方向上的宽度等于或小于形成于第二绝缘构件中的第四开口的宽度。
[0012]因此，本发明的一个实施例可提高半导体器件的可靠性，同时实现半导体器件的尺寸减小。
【附图说明】
[0013]图1是示出根据本发明一个实施例的半导体器件的平面的示意图；
[0014]图2A是示出覆盖重配置布线和凸块电极的一个实施例中的半导体器件的主要部分的放大平面图(其为穿过绝缘构件(第三绝缘构件)的半透视平面图)；图28是沿图2A的线A-A截取的主要部分的截面图；
[0015]图3是示出在根据一个实施例的半导体器件的制造方法中的制造工艺的流程的一个示例的流程图；
[0016]图4A是示出一个实施例中的半导体晶片的主要部分的平面图；图4B是示出一个实施例中的半导体晶片中的一个半导体芯片的主要部分的放大平面图；
[0017]图5A和5B分别是示出在用于一个实施例中的半导体器件的制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0018]图6A和6B分别是示出图5A和5B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0019]图7A和7B分别是示出图6A和6B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0020]图8A和8B分别是示出图7A和7B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0021]图9A和9B分别是示出图8A和8B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0022]图1OA和1B分别是示出图9A和9B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0023]图1lA和IlB分别是示出图9A和9B的工艺之后的在用于半导体器件的另一制造工艺(具有不同于图1OA和1B中所示的结构的另一示例中)中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0024]图12A和12B分别是示出图1OA和1B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0025]图13A和13B分别是示出图12A和12B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0026]图14是示出图12A和12B的工艺之后的在半导体器件的制造方法的另一制造工艺中获得的半导体器件的主要部分的截面图；
[0027]图15是示出在根据第一变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；
[0028]图16A和16B分别是示出在用于第一变形例中的半导体器件的一个制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0029]图17是示出在根据第二变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；
[0030]图18是示出第二变形例中的半导体器件的主要部分的截面图；
[0031]图19是示出在根据第三变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；
[0032]图20A和20B是分别示出在用于第三变形例中的半导体器件的一个制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0033]图2IA和2IB分别是示出图20A和20B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0034]图22是示出在根据第四变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；
[0035]图23A和23B是分别示出在用于第四变形例中的半导体器件的一个制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0036]图24A和24B分别是示出图23A和23B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0037]图25A和25B分别是示出图24A和24B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0038]图26A和26B分别是示出图25A和25B的工艺之后的在用于半导体器件的另一制造工艺中获得的半导体器件的主要部分的放大平面图和放大截面图；
[0039]图27是示出在根据第五变形例的半导体器件的制造方法中的制造工艺流程的一个示例的流程图；
[0040]图28A是示出最上表面处的第五变形例中的半导体器件的主要部分的放大平面图(其为穿过保护膜(第三绝缘构件)的半透视平面图)；
[0041]图28B是沿图28A的线A-A截取的主要部分的截面图；
[0042]图29是示出根据第六变形例的半导体器件的主要部分的截面图；
[0043]图30A是示出本发明人研究的半导体器件的主要部分的放大平面图(其为穿过覆盖重配置布线的绝缘构件(第三绝缘构件)的半透视平面图)；以及
[0044]图30B是示出沿图30A的线B-B截取的主要部分的截面图；
【具体实施方式】
[0045]如果需要，出于方便考虑，可通过分成多个部分或实施例在下文说明本发明的以下优选实施例，除非另外说明，否则它们并不彼此无关。一个部分或实施例可以是另一个的一部分或整体的变形例，详细说明，补充解释等。
[0046]除非另外说明，且除了原则上明确限于该具体数目时，否则即使在涉及有关下述实施例中的元件等的具体数目(包括元件数目，数值，量，范围等)时，本发明也不限于该具体数目，且可以是大于或小于该具体数值的数目。
[0047]除非另外说明，且除了被认为明显在原理上必要，否则显而易见的是以下实施例中的部件(包括步骤)不是必需的。
[0048]除非另外说明，否则本文中所述的表述方式“由A组成”，“由A形成”，“具有A”以及“包括A”不排除除元件A之外的元件。相同地，除非另外说明且除了被认为明显在原理上如此时，否则当以下实施例中涉及一个部件的形状，或部件等之间的位置关系时，类似或接近本文中所述的任意形状或位置关系都可包括在本发明中。这同样适用于上述数值和范围。
[0049]在用于以下实施例的说明的附图中，为了更好理解，某些平面图被阴影化。在用于解释下述实施例的所有这些附图中，具有相同功能的部分原则上由相同参考符号表示，且将不再重复其说明。在以下实施例中，其中直接在电极焊盘上延伸的重配置布线的方向被定义为“X方向”，且在半导体晶片的主表面上与X方向相交的方向(特别地，直接位于电极焊盘上)被定义为“Y方向”。
[0050]将根据附图在下文详细说明本发明的某些实施例。
[0051]问题的详细说明
[0052]为了阐明本实施例中的半导体器件的制造方法，首先，将给出由本发明人发现的要被解决的晶片加工封装技术的问题的详细说明。
[0053]通过晶片加工封装技术的电极焊盘的间距转换可有效用于半导体器件的间距减小。晶片加工封装技术是一种整合正常晶片工艺(预加工)以及封装工艺(后加工)的技术。在半导体晶片的状态下完成封装之后，晶片被分片成半导体芯片。在晶片加工封装技术中，电