Mim电容及其形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种M頂电容及其形成方法。
【背景技术】
[0002] 随着半导体集成电路的制造技术的不断进步，半导体器件性能不断提升的同时也 伴随着器件小型化和微型化的进程。电容结构是集成电路的重要组成单元，集成电路芯片 中的电容结构多种多样，如：MOS (metal-oxide-semiconductor field金属-氧化物-半导 体）场效应管电容；PIP (polysilicon-insulator-polysilicon多晶娃-绝缘体-多晶娃） 电容，可变结电容以及后段互联中的MIM(metal-insulator-metal金属-绝缘体-金属） 电容和MOM (metal-oxide-metal金属-氧化物-金属）电容。
[0003] 目前最常用的后段互联电容结构有两种：M頂电容和MOM电容。M頂电容和MOM电 容存在于后段互联层结构不占用器件层的面积，且电容的线性特征要远好于其他类型的电 容。MOM电容主要利用上下层金属导线和同层金属之间形成的整体电容，该种电容的优点是 其可以用现有的互联制造工艺来实现，即可以同时完成MOM电容与铜互联结构。
[0004] MIM电容结构简单，可以具有最小的电阻率，并且由于内部耗尽以及相对较大的电 容而基本上不会存在寄生电容。因此，在半导体器件中，尤其是在高频器件中，通常会选用 M頂电容器。虽然为了形成M頂电容需要更多的掩模版和更加复杂的制程，但是M頂电容能 够提供更加稳定的电容，并且能够提供的电容更大。因此，M頂电容仍然得到广泛运用。
[0005] M頂电容通常制作在前端器件层上。现有制作M頂电容需要增加相应的结构，后续 采用介质层覆盖MIM电容，但是介质层表面会出现隆起。介质层表面会出现隆起则会进一 步造成后续在刻蚀介质层形成接触孔时，采用的光刻胶残留在介质层上，并且导致后续采 用金属填充接触孔后，在平坦化金属层时，介质层上表面上残留金属，最终导致M頂电容可 靠性降低。
【发明内容】
[0006] 本发明解决的问题是提供一种M頂电容及其形成方法，以提高M頂电容的稳定性 能和可靠性。
[0007] 为解决上述问题，本发明提供一种M頂电容的形成方法，包括：
[0008] 提供半导体衬底，所述半导体衬底具有前端器件层；
[0009] 在所述前端器件层上形成第一介质层；
[0010] 在所述第一介质层内形成凹槽；
[0011] 在所述凹槽的内壁和所述第一介质层上表面形成第一电极层；
[0012] 在所述第一电极层上形成第二介质层；
[0013] 在所述第二介质层上形成第二电极层；
[0014] 在形成所述第二电极层后，进行平坦化工艺。
[0015] 可选的，所述凹槽具有相通的第一部分和第二部分，所述第一部分的宽度小于所 述第二部分的宽度，所述第一部分位于所述第二部分下方，所述第一部分具有第一底部和 第一侧壁，所述第二部分具有第二底部和第二侧壁；所述第一电极层形成在所述第一底部、 第一侧壁第二底部和第二侧壁上；所述平坦化工艺保留至少部分厚度位于所述第二底部上 的所述第一电极层。
[0016] 可选的，所述平坦化工艺为化学机械研磨工艺。
[0017] 可选的，所述化学机械研磨工艺包括第一阶段和第二阶段，所述第一阶段以开始 去除或者完全去除位于第二底部上的所述第二介质层为终点。
[0018] 可选的，所述第一阶段中，所述化学机械研磨工艺对所述第一介质层和第二介质 层的研磨速率为第一研磨速率，对所述第一电极层和第二电极层的研磨速率为第二研磨速 率，所述第一研磨速率与所述第二研磨速率的比值为〇. 5:1~2:1。
[0019] 可选的，所述第二阶段中，所述化学机械研磨工艺对所述第一介质层和第二介质 层的研磨速率为第三研磨速率，对所述第一电极层和第二电极层的研磨速率为第四研磨速 率，所述第三研磨速率与所述第四研磨速率的比值为2:1~10:1。
[0020] 可选的，在形成所述第二电极层后，且在进行所述平坦化工艺前，还包括形成填充 层的步骤，所述填充层填充满所述凹槽的所述第一部分；在形成所述填充层后，进行所述平 坦化工艺。
[0021] 可选的，所述填充层的厚度为90A~500尤
[0022] 可选的，所述填充层的材料为氮氧化硅或者氮化硅。
[0023] 可选的，在所述平坦化工艺之后，还包括在所述平坦化工艺得到的表面上形成第 三介质层的步骤。
[0024] 可选的，所述第三介质层的厚度为2000A~32000A。
[0025] 可选的，所述第二底部的宽度在0. 1 μπι以上。
[0026] 可选的，在所述前端器件层上形成第一介质层之前，还包括在所述前端器件层上 形成刻蚀停止层的步骤，所述第一介质层形成在所述刻蚀停止层上。
[0027] 可选的，所述第一电极层的材料为TaN、Al、Cu、Ti和TiN的其中一种或者任意多 种，所述第二电极层的材料为TaN、Al、Cu、Ti和TiN的其中一种或者任意多种。
[0028] 为解决上述问题，本发明还提供了一种M頂电容，包括：
[0029] 半导体衬底，
[0030] 位于所述半导体衬底上的前端器件层，
[0031] 位于所述前端器件层上的第一介质层，所述第一介质层具有凹槽；
[0032] 还包括：
[0033] 位于所述凹槽内壁的第一电极层；
[0034] 位于所述凹槽中所述第一电极层内壁的第二介质层；
[0035] 位于所述凹槽中所述第二介质层内壁的第二电极层。
[0036] 可选的，所述第一电极层还至少部分位于所述第一介质层上表面，并且位于所述 第一介质层上表面的所述第一电极层宽度在〇. 1 ym以上。
[0037] 可选的，还包括位于所述凹槽中所述第二电极层内壁且填充满所述凹槽的填充 层。
[0038] 可选的，还包括位于所述前端器件层与所述第一介质层之间的刻蚀停止层。
[0039] 与现有技术相比，本发明的技术方案具有以下优点：
[0040] 本发明的技术方案中，提供具有前端器件层的半导体衬底，然后在所述前端器件 层上形成第一介质层，并在第一介质层内形成凹槽，之后将第一电极层、第二介质层和第二 电极层均形成在凹槽内，再进行平坦化工艺，从而使得构成M頂电容的第一电极层、第二介 质层和第二电极层具有共同的平齐表面，并且此平齐表面也与第一介质层的上表面齐平。 因此，后续形成的第三介质层覆盖第一电极层、第二介质层、第二电极层和第一介质层时， 第三介质层表面不会出现隆起，进而保证在第三介质层中刻蚀接触孔时，所采用光刻胶不 会残留在第三介质层上。同样的，由于第三介质层表面平坦，在平坦化填充接触孔的金属 时，第三介质层上表面也不会残留金属，从而最终提高MIM电容的稳定性能和可靠性。
[0041] 进一步，凹槽具有相通的第一部分和第二部分，第一部分的宽度小于第二部分的 宽度，第一部分位于第二部分下方，第一部分具有第一底部和第一侧壁，第二部分具有第二 底部和第二侧壁；第一介质层形成在第一底部、第一侧壁第二底部和第二侧壁，平坦化工艺 保留至少部分厚度位于第二底部上的第一电极层。位于第二底部上的剩余第一电极层保证 了第一电极层后续连接接触插塞时具有足够的接触面积，从而极大地方便了后续接触插塞 与第一电极层的连接工艺。
【附图说明】
[0042] 图1至图4是现有M頂电容的形成方法各步骤对应结构示意图；
[0043] 图5至图12是本发明实施例所提供的M頂电容的形成方法