半导体封装结构及其制造方法
【技术领域】
[0001]本发明是关于一种半导体封装结构及其制造方法。详言之，本发明是关于一种具有开放式空腔及密闭式空腔的半导体封装结构及其制造方法。
【背景技术】
[0002]流量传感器是用以感测流体的流速。一般来说，流量传感器需要开放式空腔及密闭式空腔。开放式空腔中可排列热电传感器，热电传感器可将因流量改变所造成的热量差转换成电子信号。密闭式空腔可提供热绝缘，以作为温度参考基准。
[0003]随着电子产品微型化的趋势，需要将流量传感器整合到不同的装置，例如微机电系统(MEMS)装置。而流量传感器所必备的空腔结构可能在整合的过程中面临许多问题。
【发明内容】
[0004]本发明的一实施例是关于一种半导体封装结构。半导体封装结构包括第一衬底及第二衬底。第一衬底包括有源层及半导体层。有源层具有第一表面及相对于第一表面的第二表面，有源层包括终止层及第一侧壁，第一侧壁位于终止层上。半导体层具有第一表面及相对于第一表面的第二表面。半导体层的第一表面邻近于有源层的第二表面且半导体层具有第二侧壁，第二侧壁从第一侧壁延伸到半导体层的第二表面。第二衬底包括第一表面及第二表面，第二表面相对于第一表面且连接有源层的第一表面。
[0005]本发明的一实施例是关于一种半导体封装结构的制造方法，包括以下步骤:(a)提供第一衬底，第一衬底具有第一表面及相对于第一表面的第二表面，第一衬底包括至少一第一开孔，至少一第一开孔从所述第二表面朝向所述第一表面延伸到第一衬底内部；(b)提供第二衬底，第二衬底具有第一表面及相对于第一表面的第二表面，第二衬底包括终止层；(c)将第一衬底的第二表面连接到第二衬底的第一表面；(e)密封至少一第二开孔以形成空间 '及(f)从第一衬底的第一表面薄化第一衬底以形成至少一贯穿孔，以使至少一贯穿孔显露所述第二衬底的第一表面的第一部分。
[0006]本发明的另一实施例是关于一种半导体封装结构。半导体封装结构包括第一衬底及第二衬底。第一衬底包括有源层及半导体层。有源层具有第一表面及相对于第一表面的第二表面。有源层包括终止层及多层金属层。终止层的水平高度相同于多层金属层中任意两层金属层间的水平高度。半导体层具有第一表面及相对于第一表面的第二表面。半导体层的第一表面邻近于有源层的第二表面。第二衬底包括第一表面及第二表面。第二表面相对于第一表面且连接所述有源层的第一表面。
【附图说明】
[0007]图1A所示为根据本发明的一实施例的半导体封装结构。
[0008]图1B、图1C、图1D、图1E、图1F、图1G、图1H、图11、图1J、图1K及图1L所示为根据本发明的实施例的半导体封装结构的制造方法。
【具体实施方式】
[0009]图1A所示为根据本发明的一实施例的半导体封装结构。参考图1A，半导体封装结构100至少包括第一衬底1、热电传感器2、第二衬底3、连接材料4、连接材料4’、导通孔111及盖体5。
[0010]第一衬底I可为晶片的形式(例如可包含多个裸片)。第一衬底I可为任何包含集成电路(IC)的衬底。可使用但不限于例如互补式金属氧化物半导体工艺及/或其他合适的工艺制造集成电路。第一衬底I可为娃晶片。在本发明的另一实施例中，第一衬底I可进一步包含其他基本的半导体，例如但不限于锗。在本发明的另一实施例中，第一衬底I可进一步包含复合半导体，例如但不限于碳化硅、砷化镓、砷化铟及磷化铟。
[0011]第一衬底I可具有但不限于从200微米(μ m)到450 μ m的厚度。第一衬底I可包含多个层及多个特征，所述多个层及多个特征可相互组合以形成各种微电子元件，例如但不限于晶体管、电阻、二极管、电容、电感及/或其他适当的元件。微电子元件可相互连接以形成集成电路的一部分，例如但不限于逻辑装置、存储器装置、射频(RF)装置、输入/输出(I/O)装置、系统单芯片(SoC)装置及/或其他适当的装置，或其组合。
[0012]第一衬底I可包含但不限于有源层10、半导体层11、第一介电层12、线路重布层
13、第二介电层14、球下金属层15及电性连接兀件16。
[0013]有源层10具有第一表面101及相对于第一表面101的第二表面102。有源层10可包括终止层112、多个金属层Ml、M2、M3、M4、M5、M6、M7及M8、层间介电层104、半导体装置114、第一侧壁103及有源电路(未图示)。
[0014]可由导通孔或金属柱(未标号)在垂直方向上电性连接多个金属层M1、M2、M3、M4、M5、M6、M7及M8。形成多个金属层Ml、M2、M3、M4、M5、M6、M7及M8的材料可包含但不限于铝、铜、金及/或其他合适的导电材料。
[0015]层间介电层104包覆多个金属层M1、M2、M3、M4、M5、M6、M7及M8。层间介电层104可包含但不限于氧化娃、氮氧化娃、低介电常数材料及/或其他合适的介电材料。层间介电层104可具有但不限于从0.5μπι到15 μ m的厚度。
[0016]半导体装置114可为但不限于晶体管或晶体管的部分。半导体装置114内埋于有源层10且靠近第一表面101。
[0017]终止层112位于半导体装置114上方。终止112层可包含但不限于非晶硅(a_Si)、金属及/或其他与层间介电层104相较之下具有相对较高蚀刻选择比的合适材料。终止层112的水平高度可位于但不限于介于M5与M6之间的水平高度。
[0018]第一侧壁103位于终止层112上,并且可从终止层112向上延伸到第二表面102。第一侧壁103与终止层112围绕第一空间11s。
[0019]半导体层11具有第一表面117及相对于第一表面117的第二表面118。半导体层11包括半导体材料115及第二侧壁116。半导体层11的第一表面117邻近于有源层10的第二表面102。有源层10的第二表面102与半导体层11的第一表面117间可具有绝缘层(未图示)。半导体层11可具有但不限于从60μπι到300 μ m的厚度。
[0020]半导体材料115可包含但不限于硅。
[0021]第二侧壁116可从第一侧壁103向上延伸到第二表面118。第一侧壁103、第二侧壁116与终止层112围绕第一空间11s。
[0022]导通孔111从半导体层11的第二表面118向下延伸到金属层Ml。导通孔111可为但不限于硅穿孔(TSV)。导通孔111可包括但不限于导体层Illa及介电层111b。导体层Illa可包含相同或相似于形成金属层M1、M2、M3、M4、M5、M6、M7&M8的材料。介电层Illb可包含相同或相似于形成层间介电层104的材料。导体层Illa直接接触或电性连接金属层Ml。介电层Illb包覆导体层111a。
[0023]线路重布层13位于半导体层11的第二表面118上且电性连接导通孔111。线路重布层13可具有但不限于从2 μ m到10 μ m的厚度。线路重布层13可包含相同或相似于形成金属层祖、]?2、]\0、]\14、]\15、]\16、]\17及18 的材料。
[0024]第一介电层12位于半导体层11的第二表面118上且包覆线路重布层13。第一介电层12可具有但不限于从4μπι到12μπι的厚度。第一介电层12可包含相同或相似于形成层间介电层104的材料。
[0025]多个球下金属层15位于线路重布层13上。球下金属层15可具有但不限于从4 μ m到12 μ m的厚度。球下金属层15可包含钛、铜及/或其他合适的材料。
[0026]第二介电层14位于第一介电层12上且包覆线路重布层13及球下金属层15。第二介电层14可具有但不限于从4μπι到12 μ m的厚度。第二介电层14可包含相同或相似于形成层间介电层104的材料。
[0027]电性连接元件16位于线路重布层13及球下金属层15上。电性连接元件16可包含但不限于焊球或焊料凸点。
[0028]第二衬底3包括第一表面31、第二表面32及贯穿孔3h。第二表面32相对于第一表面31且连接有源层10的第一表面101。贯穿孔3h显露有源层10的第一表面101的第一部分1la及热电传感器2。第二衬底3可包含但不限于硅晶片及/或其他合适材料所组成的板材。第二衬底3可具有但不限于从150 μ m到350 μ m的厚度。终止层112的几何中心与有源层10的第一表面101的第一部分1la的几何中心大体上对齐。终止层112的几何中心与有源层10的第一表面101的第一部分1la的几何中心大体上可具有5?15um的误差。贯穿孔3h可具有但不限于从250 μ m到1000 μ m的宽度。贯穿孔3h可具有但不限于从250 μ m至Ij 1000 μ m的高度。金属层M1、M2、M3、M4、M5、M6、M7及M8电性连接到有源层10的第一表面101的第一部分101a。
[0029]连接材料4位于第二衬底3的第二表面32与有源层10的第一表面101间以连接第一衬底I与第二衬底3。连接材料4具有连接贯穿孔3h及第二衬底3外部的通道41。通道41可供贯穿孔3h内的流体流向第二衬底3外部，反之亦然。通道41的形状可为但不限于阶梯状结构或直通式结构。连接材料4可包含但不限于黏胶。有源层10的外缘与第二衬底3的外缘对齐。连接材料4的外缘与有源层10及/或第二衬底3的外缘相隔有0.5到1.5毫米(mm)的距离。
[0030]热电传感器2可为薄膜的形式。热电传感器2位于有源层10的第一表面101的第一部分1la上。
[0031]盖体5位于第一侧壁116上方。盖体5位于第二介电层14上。第一侧壁116、终止层112及盖体2围绕第一空间11s。
[0032]连接材料4’连接盖体5与第二介电层14。连接材料4’可相同或相似于连接材料4。
[0033]第一介电层12、第二介电层14、第一侧壁103、第二侧壁116、终止层112及盖体5形成密闭的第一空间Hs。
[0034]半导体封装结构100具有可供流体流通的贯穿孔3h及密闭的空间11s，因此位于被贯穿孔3h显露的有源层10的第一表面101的第一部分1la上的热电传感器2可感测到流体流量的变化。
[0035]图1B、图1C、图1D、图1E、图1F、图1G、图1H、图11、图1J、图1K及图1L所示为根据本发明的实施例的半导体封装结构的制造方法。
[0036]参考图1B，可提供衬底3。衬底3包括第一表面31、第二表面32及开孔30。第二表面32相对于第一表面31。可使用但不限于激光钻孔