双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法
【技术领域】
[0001]本发明主要涉及功率集成电路技术领域，具体来说，特别适用于开关电源、马达控制、汽车电子系统、家用电器等诸多功率控制处理领域。
【背景技术】
[0002]高压功率集成技术是VLSI与功率器件结合的产物。在同一芯片上集成有低压控制电路和高压功率元件的高压集成电路使电子系统所要求的电子元件数目极大的降低，从而降低系统成本，减小了设备尺寸，提高了系统可靠性。
[0003]高压集成电路已经被广泛运用到包括电子照明、电机驱动、电源管理、工业控制以及显示驱动等等广泛的领域中。高压集成电路的发展和应用，促使传统产业与信息产业融通，已经对人类生产和生活产生了深远的影响。
[0004]对于高压集成电路，需要高压互连线进行高侧及低侧之间的信号传递;遗憾的是，由于高压互连线上的电势较高，往往造成其下方硅区域耐压降低，使高压集成电路的可靠性降低。因此，高压互连线屏蔽技术是研究设计高压集成电路必须解决的关键技术。本发明针对高压互连线导致耐压降低的问题，提出一种新型的高压互连线屏蔽结构，极大地提高了高压互连线下方的耐压，提高整个高压集成电路可靠性。
【发明内容】
[0005]本发明针对上述问题，提出了一种双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法，本发明结构可以有效防止因高压互连线影响导致的器件提前击穿，增强整个高压集成电路的可靠性。
[0006]本发明提供如下技术方案:
[0007]—种具有新型双沟槽高压互连线屏蔽结构的横向绝缘栅双极器件结构，包括:P型衬底，在P型衬底上设有埋氧层，在埋氧层上设有N型外延层，在N型外延层中设有P型体区和N型缓冲层，在P型体区内设有P型发射极和N型发射极，N型发射极上方设有多晶硅栅，多晶硅栅上设有金属连接多晶硅栅至结构外围的输入\输出，在N型缓冲层中设有P型集电极，N型缓冲层上方有多晶硅场板，多晶硅场板由多晶硅场板上方的金属连接至结构外围的输入\输出，P型体区三面包围着N型缓冲层，留有一面的间断，由P型集电极引出的集电极金属连线通过间断区域延伸至结构外的输入\输出，在集电极金属连线之下靠近结构边缘设有相互靠近的两个沟槽，靠近集电极的沟槽短于距离集电极较远的沟槽，沟槽内掺有多晶硅，沟槽的走向垂直于集电极金属连线的走向，在整个结构外包围有沟槽，内掺有多晶硅，隔离整个结构与外围区域。上述高压互连线屏蔽结构其特征在于靠近集电极的沟槽下方不与埋氧层接触，留有空隙。
[0008]与现有技术相比，本发明具有如下优点:
[0009]本发明在传统结构基础上，提出了一种新的结构，P型体区包围N型缓冲层的结构为三面包围，留有一侧间断，高压互连线从间断一侧延伸至结构外，当高压互连线上通过高压时，其下方的沟槽帮助耐压，靠近集电极的沟槽不与埋氧层接触，留有较大空隙，使得电压更加均匀地分布在沟槽结构中，距离集电极较远的沟槽所分担的电势相对于靠近集电极的沟槽得到提升，当缩小沟槽到集电极的距离时，仍能保证高压器件不提前击穿。
[0010]本发明提出的高压互连线屏蔽结构，工艺简单，通过调整沟槽刻蚀窗口的宽度，一步形成多个沟槽，不增加制备成本。
[0011 ]对于双沟槽结构，本发明结构减小了靠近集电极的沟槽长度，一般的，沟槽长度缩短，沟槽的电容减小，沟槽的耐压能力下降，器件总体的高压互连线屏蔽能力下降。本发明指出，缩短靠近集电极的沟槽长度后，虽然靠近集电极的沟槽的耐压能力有所降低，但是距离集电极较远的沟槽承受更高的电压，使器件总体的高压互连线屏蔽能力上升。
[0012]此外，对于双沟槽结构，UIS、dv/dt产生的空穴会往低电位方向流动，积累在靠近集电极的沟槽的顶部，导致动态雪崩，本发明由于提高了距离集电极较远的沟槽的耐压，降低了靠近集电极的沟槽的耐压，缓解了靠近集电极的沟槽表面的电场，使得在UIS时空穴积累量减少，提高了器件的动态雪崩抑制能力。
【附图说明】
[0013]图1所示为普通高压互连线的顶层部分腐蚀结构图。
[0014]图2所示为普通高压互连线去除金属铝和氧化层后的顶层结构图图。
[0015]图3所示为普通高压互连线的AB方向剖面图。
[0016]图4所示为普通高压互连线的⑶方向剖面图。
[0017]图5所示为本发明高压互连线的顶层部分腐蚀结构图。
[0018]图6所示为本发明高压互连线去除金属铝和氧化层后的顶层结构图。
[0019]图7所示为本发明高压互连线的AB方向剖面图。
[0020]图8所示为本发明高压互连线的⑶方向剖面图。
[0021]图9所示为普通双沟槽互连线结构UIS关断过程中空穴移动的示意图。
[0022]图10所示为本发明高压互连线屏蔽结构UIS关断过程中空穴移动的示意图。
[0023]图11所示为本发明高压互连线屏蔽结构与普通双沟槽互连线结构的耐压对比图。
[0024]图12所示为本发明结构制作工艺流程图。
【具体实施方式】
[0025]下面结合图2，对本发明做详细说明，一种具有新型双沟槽高压互连线屏蔽结构的横向绝缘栅双极器件，包括:P型衬底I，在P型衬底I上设有埋氧层2，在埋氧层2上设有N型外延层3，在N型外延层3中设有P型体区4和N型缓冲层5，在P型体区4内设有N型发射极6和P型发射极7，N型发射极7上方设有多晶硅栅13，多晶硅栅13上设有金属18连接多晶硅栅14至结构外围的输入\输出16，在N型缓冲层5中设有P型集电极8，N型缓冲层5上方有多晶硅场板14，多晶硅场板14由多晶硅场板14上方的金属9连接至结构外围的输入\输出15，P型体区4三面包围着N型缓冲层5，留有一面的间断，由P型集电极8引出的集电极金属连线9通过间断区域延伸至结构外的输入\输出15，在集电极金属连线9之下靠近结构边缘设有沟槽10和沟槽11，沟槽10浅于沟槽11，沟槽10和沟槽11内掺有耐压介质，沟槽10和沟槽11的走向垂直于集电极金属连线9的走向，在整个结构外包围有沟槽12，沟槽12内掺有多晶硅，隔离整个结构与外围区域。上述高压互连线屏蔽结构其特征在于沟槽10下方不与埋氧层接触，留有空隙。
[0026]所述的一种高压互连线屏蔽结构，沟槽10深度介于0.1um到10um之间。
[0027]所述的一种高压互连线屏蔽结构，沟槽10与沟槽11的宽度介于0.1um到50um之间。
[0028]所述的一种高压互连线屏蔽结构，沟槽11的深度介于0.1um到10um m之间。
[0029]所述的一种高压互连线屏蔽结构，沟槽10与沟槽11之间的沟槽数量介于O到100之间。
[0030 ]所述的一种高压互连线屏蔽结构，沟槽1与沟槽11之间的沟槽依次变深。
[0031]所述的一种高压互连线屏蔽结构，沟槽10、沟槽11与沟槽12可以是全二氧化硅或其它耐压介质，也可以是二氧化硅或其它耐压介质包裹多晶硅。
[0032]下面介绍本发明结构的制备方法，包括以下步骤，如图12所示。
[0033]—种具有新型高压互连线屏蔽结构的横向绝缘栅双极器件的制备方法，包括以下步骤:P型衬底1、埋氧层2的制备，在埋氧层2上外延N型外延层3，在N型外延层上用深槽工艺形成沟槽10、沟槽11与沟槽12，在N型外延层3中用高浓度离子注入工艺形成P型体区4、N型发射极6和P型发射极7，用高浓度离子注入工艺形成N型缓冲层5