半导体结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制作领域技术，特别涉及一种半导体结构及其形成方法。
【背景技术】
[0002]随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，半导体器件的性能越来越强，集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层互连技术被广泛使用。
[0003]传统的互连结构是由铝金属制备而成的，但是随着半导体尺寸的不断缩小，越来越小的互连结构中承载越来越高的电流，且互连结构的响应时间要求越来越短，传统铝互连结构已经不能满足要求；因此，铜金属已经取代铝金属作为互连结构的材料。与铝相比，金属铜的电阻率更低且抗电迀移性更好，铜互连结构可以降低互连结构的电阻电容(RC)延迟，改善电迀移，提高器件的可靠性。因此，铜互连技术取代铝互连技术成为发展趋势。
[0004]然而，现有技术形成的互连结构的生产成本高，亟需提供一种新的互连结构及其形成方法，在保证互连结构的电学性能的同时，降低互连结构的生产成本。
【发明内容】
[0005]本发明解决的问题是提供一种半导体结构及其形成方法，采用不同的材料形成电源传输线以及信号传输线，在满足电源传输线和信号传输线对抗电迀移能力需求的同时，降低半导体结构的生产成本。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供基底，所述基底表面具有介质层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第一通孔；形成填充满所述第一通孔的第一导电层；刻蚀所述介质层，在所述介质层内形成暴露出基底表面的第二通孔；形成填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迀移能力与第一导电层材料的抗电迀移能力不同。
[0007]可选的，所述第二导电层材料的抗电迀移能力大于第一导电层材料的抗电迀移能力；所述第一导电层为半导体结构的信号传输线；所述第二导电层为半导体结构的电源传输线；所述第一导电层的材料为铝或钨；所述第二导电层的材料为铜。
[0008]可选的，所述第一导电层包括:填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线；所述第二导电层包括:填充满第二通孔的第二导电凸柱、以及位于第二导电凸柱表面且覆盖于部分介质层表面的第二导电线。
[0009]可选的，所述第二导电凸柱和第二导电线的材料为铜时，所述第二导电凸柱和第二导电线通过毛细作用下的回流式气相沉积工艺形成。可选的，所述毛细作用下的回流式气相沉积工艺过程包括:在所述介质层表面沉积铜膜；然后在毛细作用下进行回流工艺，铜原子在毛细作用下进入第一通孔底部，直至第一通孔被填充满；其中，回流工艺的工艺温度为250摄氏度至400摄氏度。
[0010]可选的，形成所述第一导电层的工艺步骤包括:在所述介质层内形成暴露出基底表面的第一通孔之后，形成填充满所述第一通孔且覆盖于介质层表面的第一导电膜；图形化所述第一导电膜，形成填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线。可选的，在形成所述第一导电层之后、形成第二导电层之前，还包括步骤:形成覆盖于所述介质层表面以及第一导电线侧壁表面的绝缘层。
[0011]可选的，形成所述第二导电层的工艺步骤包括:刻蚀所述绝缘层以及介质层，在所述绝缘层内形成第二沟槽，所述第二沟槽与第二通孔相互贯穿，且第二沟槽的宽度尺寸大于第二通孔的宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线，所述第一导电线顶部表面、绝缘层顶部表面以及第二导电线顶部表面齐平。
[0012]可选的，形成所述第一导电层和第二导电层的工艺步骤包括:在所述介质层内形成暴露出基底表面的第一通孔之后，形成填充满所述第一通孔的第一导电凸柱；在所述介质层内形成暴露出基底表面的第二通孔之后，形成填充满所述第二通孔的第二导电凸柱；形成覆盖于所述第一导电凸柱表面以及部分介质层表面的第一导电线；形成覆盖于所述第二导电凸柱表面以及部分介质层表面的第二导电线。
[0013]可选的，形成所述第一导电线的工艺步骤包括:形成覆盖于所述第一导电凸柱表面以及介质层表面的第一初始导电线；图形化所述第一初始导电线，刻蚀去除部分介质层表面的第一初始导电线，形成覆盖于第一导电凸柱表面以及部分介质层表面的第一导电线。可选的，形成所述第二导电线的工艺步骤包括:形成覆盖于介质层表面、第二导电凸柱表面以及第一导电线侧壁表面的绝缘层；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线。
[0014]可选的，形成所述第一导电线和第二导电线的工艺步骤包括:形成覆盖于介质层表面、第一导电凸柱表面以及第二导电凸柱表面的绝缘层；刻蚀所述绝缘层至暴露出第一导电凸柱表面，在所述绝缘层内形成第一沟槽；形成填充满所述第一沟槽的第一导电线；刻蚀所述绝缘层至暴露出第二导电凸柱表面，在所述绝缘层内形成第二沟槽；形成填充满所述第二沟槽的第二导电线。
[0015]可选的，在形成所述第一导电层和第二导电层之前，还包括步骤:在所述介质层表面形成绝缘层。可选的，形成所述第一通孔和第一导电层的工艺步骤包括:刻蚀所述绝缘层以及介质层，形成第一沟槽和位于第一沟槽底部的第一通孔，所述第一通孔底部暴露出基底表面，所述第一沟槽宽度尺寸大于第一通孔宽度尺寸；形成填充满所述第一通孔的第一导电凸柱、以及填充满第一沟槽的第一导电线。
[0016]可选的，形成所述第二通孔和第二导电层的工艺步骤包括:刻蚀所述绝缘层以及介质层，形成第二沟槽和位于第二沟槽底部的第二通孔，所述第二通孔底部暴露出基底表面，且第二沟槽宽度尺寸大于第二通孔宽度尺寸；形成填充满所述第二通孔的第二导电凸柱、以及填充满第二沟槽的第二导电线。
[0017]可选的，所述介质层的材料为氧化娃、氮化娃、碳氧化娃、低k介质材料或超低k介质材料。
[0018]本发明还提供一种半导体结构，包括:基底；位于所述基底表面的介质层；位于所述介质层内且暴露出基底表面的第一通孔；填充满所述第一通孔的第一导电层；位于所述介质层内且暴露出基底表面的第二通孔；填充满所述第二通孔的第二导电层，且所述第二导电层材料的抗电迀移能力与第一导电层材料的抗电迀移能力不同。
[0019]可选的，所述第二导电层的材料的抗电迀移能力大于第一导电层的材料的抗电迀移能力；所述第一导电层为半导体结构的信号传输线；所述第二导电层为半导体结构的电源传输线；所述第一导电层的材料为铝或钨，所述第二导电层的材料为铜。
[0020]可选的，所述第一导电层包括:填充满所述第一通孔的第一导电凸柱、位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线；所述第二导电层包括:填充满所述第二通孔的第二导电凸柱、以及位于第二导电凸柱表面且覆盖于部分介质层表面的第二导电线。可选的，还包括:覆盖于介质层表面、第一导电线侧壁表面以及第二导电线侧壁表面的绝缘层。
[0021]与现有技术相比，本发明的技术方案具有以下优点:
[0022]本发明提供的半导体结构的形成方法的技术方案中，在介质层内形成暴露出基底表面的第一通孔后，形成填充满第一通孔的第一导电层；在介质层内形成暴露出基底表面的第二通孔后，形成填充满第二通孔的第二导电层，且第二导电层的材料与第一导电层的材料之间具有抗电迀移能力差(所述第二导电层材料的抗电迀移能力与第一导电层材料的抗电迀移能力不同)。由于半导体结构中具有信号传输线以及电源传输线，当半导体结构处于工作状态时，电源传输线内的直流偏置电流比信号传输线内的直流偏置电流大的多，为了防止直流偏置电流引起电迀移问题，因此要求电源传输线的材料具有较大的抗电迀移能力，而信号传输线对材料抗电迀移能力的要求低。本发明中若第一导电层作为信号传输线，则相应的第二导电层作为电源传输线，第二导电层的材料要求具有较高的抗电迀移能力，而本发明第一导电层的材料具有相对较低的抗电迀移能力，相应的形成第一导电层的生产成本低于第二导电层的生产成本。因此本发明在形成具有良好电学性能的半导体结构的同时，降低生产成本。
[0023]进一步，第一导电层包括:填充满第一通孔的第一导电凸柱、以及位于第一导电凸柱表面且覆盖于部分介质层表面的第一导电线，使得第一导电线的顶部表面尺寸大于第一导电凸柱顶部表面尺寸，使得形成的第一导电层能够更好的与待电连接器件相接触。
[0024]进一步，第二导电凸柱和第二导电线通过毛细作用下的回流式物理气相沉积工艺形成，在毛细作用下，铜自下而上的填充满第二通孔，使得第二通孔底部填充效果好，避免传统填充铜的工艺在第二通孔底部造成的缺陷问题；并且，由于在毛细作用下铜自下而上的填充满第二通孔，防止第二通孔顶部开口过早发生闭合的问题，使得第二通孔内的填充效果好，防止第二通孔内产生孔洞。因此本发明形成的第二导电凸柱和第二导电线的质量好，显著的减少了第二导电凸柱和第二导电线内的孔洞或缺陷，进一步优化半导体结构的电学性能。
[0025]更进一步，回流工艺的工艺温度为250摄氏度至400摄氏度。若回流工艺的工艺温度过低，则形成填充满第一通孔的铜晶粒的晶粒尺寸过小，第一导电凸柱的电阻率过大，且若回流工艺的温度过低，毛细作用较弱，铜原子填充满第一通孔的能力较弱；若回流工艺的工艺温度过高，则形成填充满第一通孔的铜晶粒的晶粒尺寸过度长大，容易造成第一导电凸柱内的晶格缺陷多，会对第一导电凸柱的电阻率和抗电迀移能力造成不良影响。为此本发明中回流工艺的工艺温度为250摄氏度至400摄氏度。
[0026]本发明提供的半导体结构的技术方案中，包括:基底；位于所述基底表面的介质层；位于所述介质层内且