反熔丝单次可编程存储器及实现方法
【技术领域】
[0001]本发明涉及一种存储器及其操作方法，特别涉及一种反熔丝单次可编程存储器及实现方法。
【背景技术】
[0002]非挥发性存储器是一种能在切断电源后继续保存存储器内资料的存储器，并可分成只读存储器(read only memory ,ROM)、单次可编程存储器(one time programmablememory,OTP memory)以及可重复读写存储器。此外，随着半导体存储器技术的成熟，非挥发性存储器已可以整合至与互补式金属氧化物半导体(complementary metal oxidesemiconductor,CMOS)元件相容的制作工艺下。
[0003]如单次可编程存储器而言，其可类分为熔丝型(fusetype)以及反熔丝型(ant1-fuse type)。熔丝型单次可编程存储器在未编程的状态下为短路，编程后则为断路。反之，反熔丝型单次可编程存储器则是在未编程前为断路，编程后为短路。此外，基于CMOS制作工艺技术中的MOS元件的特性，反熔丝型单次可编程存储器较适于整合在CMOS制作工艺技术中。
[0004]请参见附件I，图1为现有的反熔丝单次可编程存储器，其包含两个管子，一个选择单元300，一个反熔丝单元。在半导体衬底上形成有注入区100，于注入区100中形成有有源区200，在有源区的部分区域形成选择管的栅极区域310，选择管的栅极区域310形成有过孔320适于连接于字线；在选择管的栅极区域310附件还形成有另一过孔330该过孔连接于位线。于有源区的另一部分区域形成反熔丝单元，反熔丝单元包括反熔丝单元的栅极410及过孔420，过孔420适于连接金属层;所述反熔丝单元还包括过孔430、过孔440连接于金属层；现有的反熔丝单次可编程存储器结构面积较大，可靠性也需提升。
【发明内容】
[0005]为减少器件结构面积，提高反熔丝单次可编程存储器结构的可靠性，本发明提供一种反熔丝单次可编程存储器，包括:选择单元、至少两个反熔丝单元，均位于半导体衬底内及表面;所述半导体衬底包括有源区，所述选择单元的栅极垂直覆盖于部分有源区;所述至少两个反熔丝单元的栅极分别覆盖于另一部分有源区上;选择单元与至少两个反熔丝单元共用同一有源区，所述选择单元和反熔丝单元的栅氧化层通过同一工艺步骤形成，并且厚度相同。
[0006]优选的，所述有源区于靠近选择单元的栅极附近配置有第一通孔，以电学连接于位线;所述选择单元的栅极设置有第二通孔，以电学连接于字线;所述至少两个反熔丝单元的栅极分别具有对应的第三通孔，以电学连接于金属线。
[0007]优选的，所述至少两个反熔丝单元的栅极分别平行和/或垂直于选择单元的栅极。
[0008]优选的，还包括:位于半导体衬底的反熔丝离子注入区，所述反熔丝离子注入区位于反熔丝单元的栅极的下部区域，其宽度大于有源区的宽度;所述反熔丝离子注入区延伸出有源区的外围。
[0009]本发明还提供一种反熔丝单次可编程存储器的实现方法，该反熔丝单次可编程存储器包括选择单元、至少两个反熔丝单元，均位于半导体衬底内及表面;所述半导体衬底包括有源区，所述选择单元的栅极垂直覆盖于部分有源区；所述至少两个反熔丝单元的栅极分别覆盖于另一部分有源区上;选择单元与至少两个反熔丝单元共用同一有源区；近选择单元的栅极附近配置有第一通孔，以电学连接于位线;所述选择单元的栅极设置有第二通孔，以电学连接于字线;所述至少两个反熔丝单元的栅极分别具有对应的第三通孔，以电学连接于金属线；
在烧录过程中，反熔丝单元的栅极加第一电压，字线加第二电压，位线加第三电压;其中第一电压大于第二电压大于第三电压;选择单元打开，反熔丝单元的栅极与体端的压差为:第一电压-第三电压;将反熔丝单元烧断；
在读取过程中，反熔丝单元的栅极加第四电压，字线加第五电压、位线加第六电压，第五电压与第六电压存在第一压差使得选择单元打开;第四电压与第六电压存在第二压差。
[0010]优选的，于所述烧录过程中，所述至少两个反熔丝单元为逻辑或关系，仅需要至少一个反熔丝单元烧录成功即可，以提高烧录成功率。
[0011]优选的，所述至少两个反熔丝单元的栅极分别平行和/或垂直于选择单元的栅极。
[0012]优选的，还包括:位于半导体衬底的反熔丝离子注入区，所述反熔丝离子注入区位于反熔丝单元的栅极的下部区域，其宽度大于有源区的宽度;所述反熔丝离子注入区延伸出有源区的外围。
[0013]本发明通过至少两个反熔丝单元与选择单元共用有源区，有效减少器件布线的面积，此外，反熔丝单元之间为逻辑或的方式，当有一个反熔丝单元被烧录时，即可读出“烧录”状态，提高了整体的稳定性。
【附图说明】
[0014]图1为现有技术的反熔丝单次可编程存储器的示意图；
图2为本发明第一实施例中反熔丝单次可编程存储器的示意图；
图3为本发明一实施例中反熔丝单次可编程存储器的等效电路图；
图4为本发明一实施例中反熔丝阵列的等效电路图；
图5为本发明第二实施例中反熔丝单次可编程存储器的示意图。
[0015]图6为本发明第三实施例中反熔丝单次可编程存储器的示意图。
【具体实施方式】
[0016]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0017]本发明提供一种反熔丝单次可编程存储器选择单元、至少两个反熔丝单元，均位于半导体衬底内及表面;所述半导体衬底包括有源区，所述选择单元的栅极垂直覆盖于部分有源区；所述至少两个反熔丝单元的栅极分别覆盖于另一部分有源区上;选择单元与至少两个反熔丝单元共用同一有源区，选择单元和反熔丝单元的栅氧化层通过同一工艺步骤形成，并且厚度相同。
[0018]下面结合具体实施例，对本
【发明内容】
做具体说明。
[0019]第一实施例
请同时参考图2、图3;图2为本发明第一实施例中反熔丝单次可编程存储器的示意图；图3为本发明一实施例中反熔丝单次可编程存储器的等效电路图；
提供半导体衬底(未标注)，在半导体衬底内形成注入区100 ’，于半导体衬底内形成有源区200’，所述选择单元300’的栅极310’垂直覆盖于部分有源区200’，选择单元的栅极310’的延伸方向为第一方向。选择单元的栅极310’形成有第二通孔320’，以电学连接于字线;有源区200 ’于靠近选择单元的栅极310 ’附近配置有第一通孔330 ’，以电学连接于位线。两个反恪丝单元分别为第一反恪丝单元400’，第二反恪丝单元500’，第一反恪丝单元的栅极410’与第二反熔丝单元的栅极510’分别覆盖于另一部分有源区上，并且沿垂直于第一方向的第二方向上延伸；两个反恪丝单元分别形成有第三通孔并与金属线连接，选择单元300’与两个反熔丝单元共用同一有源区200’，选择单元300’的栅极310’与有源区200’之间还形成有选择单元300’的栅氧化层(未标注)，反熔丝单元的栅极410’和510’与有源区200’之间还形成有的栅氧化层(未标注)；选择单元300’的栅氧化层和反熔丝单元的栅氧化层通过同一工艺步骤形成，并且厚度相同；为了优化布线的空间，两个反熔丝单元的栅极分别垂直于选择单元的栅极。
[0020]第二实施例
请同时参考图5、图3;图5为本发明第二实施例中反熔丝单次可编程存储器的示意图；图3为本发明一实施例中反熔丝单次可编程存储器的等效电路图；
提供半导体衬底(未标注)，在半导体衬底内形成注入区100 ’，于半导体衬底内形成有源区200’，所述选择单元300’的栅极310’垂直覆盖于部分有源区200’，选择单元的栅极310’的延伸方向为第一方向。选择单元的栅极310’形成有第二通孔320’，以电学连接于字线;有源区200 ’于靠近选择单元的栅极310 ’附近配置有第一通孔330 ’，以电学连接于位线。两个反恪丝单元分别为第一反恪丝单元400’，第二反恪丝单元500’，第一反恪丝单元的栅极410’与第二反熔丝单元的栅极510’分别覆盖于另一部分有源区上，并且沿垂直于第一方向的第二方向上延伸；两个反恪丝单元