一种共极集成二极管的制作方法
【技术领域】
[0001 ]本发明涉及半导体技术领域，特别涉及一种共极集成二极管。
【背景技术】
[0002]在许多电路应用中，经常有多个不同击穿电压(BV)的二极管，而它们的阴极或阳极被连接在一起。
[0003]在一个集成电路中，这些二极管必须小心置放，以减少不必要的电路相互感应作用，以防止不必要的击穿、压穿或闩锁。通常相邻二极管之间必须保留一个很大的空间，另外一般需再附加隔离层。这种解决方案的不利之处是占用了半导体晶片的大量空间。尤其对于击穿电压较高的二极管，情况会变得更为严重。
【发明内容】
[0004]本发明提供一种共极集成二极管，解决现有技术中多二极管共极连接使用情况下，占用半导体晶片大的技术问题。
[0005]为解决上述技术问题，本发明提供了一种共极集成二极管，共用阳极或者阴极的多个二极管的集成结构;包括:半导体衬底;所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；
[0006]其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同。
[0007]进一步地，所述低掺杂漂移区为N型低掺杂漂移区；
[0008]所述N型低掺杂漂移区内设置一重掺杂P型区；
[0009]所述重掺杂P型区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级；
[0010]其中，所述重掺杂P型区构成阳极与所述两个或者两个以上的电极构成两个或这两个以上的具备不同击穿电压的共阳极二极管。
[0011]进一步地，所述N型低掺杂漂移区内设置至少两个重掺杂N型接触区；
[0012]所述重掺杂N型接触区的掺杂浓度比所述N型低掺杂漂移区的掺杂浓度高至少一个数量级；
[0013]其中，所述重掺杂N型接触区构成阴极;所述两个或两个以上的电极与所述重掺杂N型接触区相连，且与所述重掺杂P型区构成两个或这两个以上的具备不同击穿电压的二极管。
[0014]进一步地，任意相邻的所述重掺杂P型区与所述重掺杂N型接触区间，任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
[0015]其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型区与所述重掺杂N型接触区的深度。
[0016]进一步地，所述低掺杂漂移区为P型低掺杂漂移区；
[0017]所述P型低掺杂漂移区内设置一重掺杂N型区；
[0018]所述重掺杂N型区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级；
[0019]其中，所述重掺杂N型区构成阴极与所述两个或者两个以上的电极构成两个或这两个以上的具备不同击穿电压的共阴极二极管。
[0020]进一步地，所述P型低掺杂漂移区内设置至少两个重掺杂P型接触区；
[0021]所述重掺杂P型接触区的掺杂浓度比所述P型低掺杂漂移区的掺杂浓度高至少一个数量级；
[0022]其中，所述重掺杂P型接触区构成阳极;所述两个或两个以上的电极与所述重掺杂P型接触区相连，且与所述重掺杂N型区构成两个或这两个以上的不同击穿电压的二极管。
[0023]进一步地，任意相邻的所述重掺杂N型区与所述重掺杂P型接触区间，任意相邻的所述重掺杂P型接触区间设置绝缘隔离层；
[0024]其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂N型区与所述重掺杂P型接触区的深度。
[0025]进一步地，所述半导体衬底为P型掺杂，所述低掺杂漂移区为N型掺杂，两者间形成PN结;
[0026]所述低掺杂漂移区内设置两个或者两个以上重掺杂N型接触区；
[0027]其中，所述两个或者两个以上重掺杂N型接触区作为阴极，各自连接一个电极，与作为阳极的所述半导体衬底构成集成的多个共阳极二极管。
[0028]进一步地，所述半导体衬底为N型掺杂，所述低掺杂漂移区为P型掺杂，两者间形成PN结;
[0029]所述低掺杂漂移区内设置两个或者两个以上重掺杂P型接触区；
[0030]其中，所述两个或者两个以上重掺杂P型接触区作为阳极，各自连接一个电极，与作为阴极的所述半导体衬底构成集成的多个共阴极二极管。
[0031]进一步地，任意相邻的所述重掺杂P型接触区或者任意相邻的所述重掺杂N型接触区间设置绝缘隔离层；
[0032]其中，所述绝缘隔离层采用绝缘隔离材料，且其深度要大于所述重掺杂P型接触区或者所述重掺杂N型接触区的深度。
[0033]本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点:
[0034]本申请实施例中提供的共极集成二极管，通过在同一半导体晶片内设置至少两个PN结距离不同的阴极或者阳极而形成了一个多二极管共阳极或者共阴极的集成结构;实质上形成了在一个高击穿电压的二极管内产生多个相对低击穿电压的二极管，占用空间大大降低。
【附图说明】
[0035]图1为本发明实施例一提供的共阳极集成二极管的结构示意图；
[0036]图2为本发明实施例一提供的共阴极集成二极管的结构示意图；
[0037]图3为本发明实施例二提供的共阳极集成二极管的结构示意图；
[0038]图4为本发明实施例二提供的共阴极集成二极管的结构示意图；
[0039]图5为本发明实施例三提供的共阳极集成二极管的结构示意图；
[0040]图6为本发明实施例三提供的共阴极集成二极管的结构示意图；
[0041]图7为本发明实施例四提供的共阳极集成二极管的结构示意图；
[0042]图8为本发明实施例四提供的共阴极集成二极管的结构示意图.
[0043]其中，虚线表示二极管的符号和连接关系。
【具体实施方式】
[0044]本申请实施例通过提供一种共极集成二极管，解决现有技术中多二极管共极连接使用情况下，占用半导体晶片大的技术问题;达到缩减占用空间，提升管间安全性的技术效果O
[0045]为解决上述技术问题，本申请实施例提供技术方案的总体思路如下:
[0046]一种共极集成二极管，共用阳极或者阴极的多个二极管的集成结构;包括:半导体衬底;所述半导体衬底上掺杂一低掺杂漂移区；所述低掺杂漂移区上连接两个或者两个以上的电极；
[0047]其中，在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下，所述两个或者两个以上的电极到二极管结构的PN结的距离不同。
[0048]通过上述内容可以看出，通过半导体衬底与低掺杂漂移区内形成PN结，并在低掺杂漂移区内设置多个到PN结距离不同的阴极，形成多个共阳极或者共阴极二极管集成结构;实质上是在一个高击穿电压二极管，即离PN结最远的一个阴极与阳极构成的二极管的低掺杂漂移区内形成多个低击穿电压的二极管，形成实质上的共低掺杂漂移区的多二极管共阳极集成结构。即在一个二极管空间内设置多个二极管，大大缩减了占用空间；同时安全性还得以保证。
[0049]为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0050]实施例一
[0051 ]参见图1，本实施例提供的共极集成二极管，为一种共阳极集成二极管，包括:P型掺杂的半导体衬底P_type substrate (Anode) 101;所述半导体衬底P-type substrate(Anode) 101上设置一N型低掺杂的低掺杂漂移区N-type drift reg1n 102;所述低掺杂漂移区N-type drift reg1n 102上连接两个或者两个以上的电极Electrodes 105(包括阴极Cathode 104)。
[0052]其中，P型掺杂的半导体衬底P-type substrate(Anode) 101与N型低掺杂的低掺杂漂移区N-type drift reg1n 102间形成PN结PN junct1n 103;所述两个或者两个以上的电极