衬底刻蚀方法
【技术领域】
[0001]本发明设及微电子技术领域，特别设及一种衬底刻蚀方法。
【背景技术】 阳00引 PSS (Patterned Sapp Substrates,图形化蓝宝石衬底）技术是目前普遍采用的一 种提高GaN(氮化嫁）基L邸器件的出光效率的方法。在进行PSS工艺的过程中，其通常在 衬底上生长干法刻蚀用掩膜，并采用光刻工艺将掩膜刻出图形；然后采用ICP技术刻蚀衬 底表面，W形成需要的图形，再去除掩膜，并采用外延工艺在刻蚀后的衬底表面上生长GaN 薄膜。刻蚀工艺所获得的衬底沟槽底部的平整性越好，越有利于后续的外延工艺，外延GaN 薄膜的晶体质量越高。
[0003] 目前，在采用电感禪合等离子体（Inductively Coupled Plasma, W下简称ICP)设 备对衬底表面进行刻蚀时，通常使用托盘和侣盖板将多个衬底夹持固定在二者之间，如图1 所示，在二十二个衬底中，其中一个衬底1位于侣盖板的中屯、处，称为中屯、衬底；其中屯个 衬底沿侣盖板的周向环绕成一圈，且位于侣盖板的中间位置，称为中圈衬底，例如衬底4为 中圈衬底；其中十四个衬底沿侣盖板的周向环绕成一圈，且位于侣盖板的边缘位置，称为外 圈衬底，例如衬底13和衬底20均为外圈衬底。而且，通常采用BCls (氯化棚）作为刻蚀气 体，且包括两个步骤，即：主刻蚀步骤和过刻蚀步骤。其中，主刻蚀步骤用于控制工艺的刻蚀 速率和刻蚀选择比，过刻蚀步骤用于起到修饰衬底形貌的作用。
[0004] 上述PSS刻蚀工艺在实际应用中不可避免地存在W下问题，即：如图2A和图2B所 示，分别为中屯、衬底、中圈衬底和外圈衬底的刻蚀速率（PSS ER)和刻蚀选择比（Sel)的对 比图。由图可知，中屯、衬底和中圈衬底（W衬底1和衬底4为代表）的刻蚀速率和刻蚀选 择比基本一致（相差小于1% )，但是内部衬底的刻蚀速率低于外圈衬底的刻蚀速率，内部 衬底的刻蚀选择比高于外圈衬底的刻蚀选择比，运导致在完成刻蚀工艺之后，内部衬底的 刻蚀高度比外圈衬底的刻蚀高度高大约0. 1 ym，从而造成内部衬底与外圈衬底之间刻蚀高 度的均匀性较差。
【发明内容】
[0005] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种衬底刻蚀方 法，其可W使内部衬底的刻蚀高度与外部衬底的刻蚀高度一致，从而可W提高内部衬底与 外部衬底之间刻蚀高度的均匀性。
[0006] 为实现本发明的目的而提供一种衬底刻蚀方法，所述衬底的数量为多个，且由托 盘承载，所述多个衬底包括排布在所述托盘的中屯、区域的内部衬底，W及排布在所述托盘 的边缘区域的外部衬底；所述衬底刻蚀方法包括W下步骤：
[0007] 第一主刻蚀步骤，同时对各个衬底及其上的掩膜进行刻蚀，直至所述外部衬底上 的掩膜完全被消耗；
[0008] 第二主刻蚀步骤，仅对所述内部衬底上的掩膜进行刻蚀，W减少该掩膜的剩余厚 度；
[0009] 过刻蚀步骤，继续同时对各个衬底及所述内部衬底上剩余的掩膜进行刻蚀，同时 修饰衬底的沟槽形貌。
[0010] 优选的，根据完成所述第一主刻蚀步骤时内部衬底上的掩膜的剩余厚度，设定所 述第二主刻蚀步骤的工艺时间。
[0011] 优选的，所述第二主刻蚀步骤的工艺时间的取值范围在1~3min。
[0012] 优选的，在所述第二主刻蚀步骤中，将所述掩膜的剩余厚度减少50 %。
[0013] 优选的，在所述第二主刻蚀步骤中，刻蚀所述内部衬底上的掩膜所采用的气体包 括惰性气体或者氧气。
[0014] 优选的，刻蚀所述内部衬底上的掩膜所采用的气体的流量取值范围在80~ ISOsccmD
[0015] 优选的，在所述第一主刻蚀步骤和过刻蚀步骤中，刻蚀衬底所采用的气体包括 6化。
[0016] 优选的，所述BCls的流量的取值范围在80~150sccm。
[0017] 优选的，在第一、第二主刻蚀步骤中，反应腔室的腔室压力为2~4mT ;激励功率为 1400~1900W ;偏压功率为300~500W ;第一主刻蚀步骤的工艺时间为20~30min。 阳01引优选的，在过刻蚀步骤中，反应腔室的腔室压力为2~4mT ;激励功率为1400~ 1900W ;偏压功率为500~700W ;工艺时间为10~20min。
[0019] 本发明具有W下有益效果：
[0020] 本发明提供的衬底刻蚀方法，其通过将主刻蚀步骤进一步分为两个步骤，即：借助 第一主刻蚀步骤同时对各个衬底及其上的掩膜进行刻蚀，直至外部衬底上的掩膜完全被消 耗；然后借助第二主刻蚀步骤仅对内部衬底上的掩膜进行刻蚀，W减少该掩膜的剩余厚度。 运样，在完成过刻蚀步骤时，所获得的外部衬底的刻蚀高度不受影响，而内部衬底的刻蚀高 度会因掩膜剩余厚度的减少而降低，从而可W实现内部衬底的刻蚀高度与外部衬底的刻蚀 高度一致，进而可W提高内部衬底与外部衬底之间刻蚀高度的均匀性。
【附图说明】
[0021] 图1为多个衬底相对于侣盖板的排布示意图；
[0022] 图2A为中屯、衬底、中圈衬底和外圈衬底的刻蚀速率的对比图； 阳023] 图2B为中屯、衬底、中圈衬底和外圈衬底的刻蚀选择比的对比图；
[0024] 图3为本发明实施例提供的衬底刻蚀方法的流程框图；
[0025] 图4为采用本发明实施例提供的衬底刻蚀方法获得的图形截面的演变过程图。
【具体实施方式】
[00%] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明 提供的衬底刻蚀方法进行详细描述。
[0027] 在下述第一、第二主刻蚀步骤中，均采用下述过程刻蚀衬底，且仅是采用的工艺气 体不同。刻蚀衬底的具体过程为，即：向反应腔室通入工艺气体，并同时开启激励电源（例 如射频电源）和偏压电源，其中，激励电源用于向反应腔室施加激励功率，W使反应腔室内 的刻蚀气体激发形成等离子体；偏压电源用于向衬底施加偏压功率，W使等离子体刻蚀衬 底，直至衬底达到预定刻蚀深度。
[0028] 此外，过刻蚀步骤的具体过程与上述主刻蚀步骤相类似，而仅是所采用的工艺参 数不同。具体来说，主刻蚀步骤主要用于控制工艺的刻蚀速率和刻蚀选择比，其通常采用较 低的偏压功率；与之相比，过刻蚀步骤主要起到修饰衬底的沟槽形貌的作用，其通常采用较 高的偏压功率。另外，诸如工艺气体的流量、激励功率、工艺气压（即，反应腔室的腔室压 力）W及刻蚀时间等的其他工艺参数，则可W根据具体需要分别在进行主刻蚀步骤和过刻 蚀步骤之前进行设定。
[0029] 另外，在采用ICP设备对衬底表面进行刻蚀时，通常使用托盘和侣盖板将多个衬 底夹持固定在二者之间，且多个衬底的排布方式为：所有的衬底可W在托盘不同半径的圆 周上排布至少两圈（该托盘的中屯、处可W放置一个衬底，也可W不放置衬底）。根据各衬底 间的刻蚀速率和刻蚀选择比的差异将托盘表面划分成中屯、区域和边缘区域，其中，排布在 托盘中屯、区域的一部分衬底称为内部衬底，排布在托盘边缘区域的另一部分衬底称为外部 衬底。容易理解，内部衬底和外部衬底均可W根据所在区域的面积沿托盘的周向排布至少 一圈。下述实施例均W图1所示的衬底排布方式进行说明，即，其中一个衬底位于托盘的中 屯、，其余衬底在托盘不同半径的圆周上排布两圈。并且根据各衬底间的刻蚀速率和刻蚀选 择比的差异，将托盘表面上最外圈的衬底所在区域划分为边缘区域，该区域内的衬底称为 外部衬底；将托盘表面上中间一圈的衬底和中屯、处的衬底所在区域划分为边缘区域，该区 域内的衬底称为内部衬底。
[0030] 图3为本发明实施例提供的衬底刻蚀方法的流程框图。请参阅图3,该衬底刻蚀方 法包括W下步骤：
[0031] 第一主刻蚀步骤，同时对各个衬底及其上的掩膜进行刻蚀，直至外部衬底上的掩 膜完全被消耗；
[0032] 第二主刻蚀步骤，仅对内部衬底上的掩膜进行刻蚀，W减少该掩膜的剩余厚度；
[0033] 过刻蚀步骤，继续同时对各个衬底及内部衬底上剩余的掩膜进行刻蚀，同时修饰 衬底的沟槽形貌。
[0034] 图4为采用本发明实施例提供的衬底刻蚀方法获得的图形截面的演变过程图。请 参阅图4,在对衬底进行刻蚀工艺之前，如图4示出的步骤S0,在内部衬底11的待刻蚀表面 上具有图形化的第一掩膜12 ;在外部衬底21的待刻蚀表面上具有图形化的第二掩膜22,第 一掩膜12和第二掩膜22的初始尺寸和截面形状一致。下面开始对衬底进行刻蚀工艺，W 将掩膜的图形复制在衬底上。
[00对步骤SI,向反应腔室内通入工艺气体，同时开启激励电源和偏压电源。其中，由该 工艺气体形成的等离子体可同时对各个衬底及其上的掩