金属绝缘体金属电容器与其制造方法

文档序号:9868380阅读:483来源:国知局
金属绝缘体金属电容器与其制造方法
【技术领域】
[0001]本发明涉及一种集成电路制作工艺技术,尤其是涉及一种金属绝缘体金属电容器与其制造方法。
【背景技术】
[0002]在集成电路的领域中,金属绝缘体金属(Metal-1nsulator-Metal,MIM)电容器的发展逐渐受到重视,尤其在功能性电路的使用上,例如,混合信号电路、模拟电比、射频电路、动态随机存取存储器(DRAM)以及逻辑运算电路等。
[0003]在美国专利US8,143,699中,即公开一种使用两层介电质的M頂电容器。图1为美国专利US8,143,699所公开的M頂电容器横截面图。在图1中,M頂电容器10的基板12可分为一第一区域100与一第二区域200,其上方各有一个电容器102与202。电容器102具有上部电极124、底部电极122以及其所包夹的介电层130。在图1中,介电层130更是由第一介电层1301以及第二介电层1302所构成。电容器102可通过插塞106连接到下方的电路110。同理,电容器202具有上部电极224、底部电极222以及其所包夹的介电层230所构成,并且可以通过插塞206连接到下方的晶体管240。
[0004]由于上述M頂电容器10的两个电容器102与202位于同一高度上,相对占据较多的芯片面积,对于追求高积成密度的集成电路开发相对不利,因此亟需提供一种采用垂直式电容结构的M頂电容器与其制造方法,可以大幅减少电容器所占据的芯片面积。

【发明内容】

[0005]本发明的一目的在于提供一种M頂电容器以及该电容器的制造方法,采用垂直式电容结构,可以大幅减少M頂电容器所占据的芯片面积。
[0006]本发明的另一目的在于提供一种M頂电容器以及该电容器的制造方法,采用五层双介电质结构,可以同时提供具有高密度(high density)及/或高电压(high voltage)特性的电容器。
[0007]本发明的又一目的在于提供一种M頂电容器以及该电容器的制造方法,采用垂直式电容结构,可以通过不同插塞的配置方式,得到不同的电容值。
[0008]为达成上述目的,在一具体实施例中,本发明提供一种制造金属绝缘体金属电容器的方法,包括以下步骤:提供一五层双介电质结构于一基板上。五层双介电质结构包括底部金属层、第一介电层、中间金属层、第二介电层以及上部金属层依序堆叠而上。第一介电层与第二介电层具有不同厚度。
[0009]为达成上述目的,在另一具体实施例中,本发明还提供一种金属绝缘体金属电容器,包括五层双介电质结构于一基板上。五层双介电质结构包括底部金属层、第一介电层、中间金属层、第二介电层以及上部金属层依序堆叠而上。第一介电层与第二介电层具有不同厚度。
【附图说明】
[0010]为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合所附的附图,作详细说明如下。其中:
[0011]图1为美国专利US8,143,699所公开的M頂电容器横截面图;
[0012]图2A至图2F为本发明第一具体实施例的M頂电容器制作方法的横截面图;
[0013]图3A至图3F为本发明第二具体实施例的M頂电容器制作方法的横截面图;以及
[0014]图4A至图4F为本发明第三具体实施例的M頂电容器制作方法的横截面图。
[0015]符号说明
[0016]10M頂电容器
[0017]12基板
[0018]100第一区域
[0019]102电容器
[0020]106插塞
[0021]110电路
[0022]122底部电极
[0023]124上部电极
[0024]130介电层
[0025]1301第一介电层
[0026]1302第二介电层
[0027]200第二区域
[0028]202电容器
[0029]206插塞
[0030]222底部电极
[0031]224上部电极
[0032]230介电层
[0033]240晶体管
[0034]30MIM 电容器
[0035]31五层双介电质结构
[0036]311底部金属层
[0037]312、3121 第一介电层
[0038]313,3131 中间金属层
[0039]314、3141 第二介电层
[0040]315,3151 上部金属层
[0041]32基板
[0042]321介电层
[0043]322金属层
[0044]33、331盖层
[0045]34光致抗蚀剂层
[0046]35、351第一沟槽
[0047]36、361第二沟槽
[0048]37介电层
[0049]381第一插塞
[0050]382第二插塞
[0051]50M頂电容器
[0052]51五层双介电质结构
[0053]511底部金属层
[0054]512第一介电层
[0055]513中间金属层
[0056]514、5141第二介电层
[0057]515,5151上部金属层
[0058]52基板
[0059]521介电层
[0060]522金属层
[0061]53、531盖层
[0062]54光致抗蚀剂层
[0063]55、551第一沟槽
[0064]56、561第二沟槽
[0065]57介电层
[0066]581第一插塞
[0067]582第二插塞
[0068]70MIM 电容器
[0069]71五层双介电质结构
[0070]711底部金属层
[0071]712、7121第一介电层
[0072]713,7131中间金属层
[0073]714、7141、7143 第二介电层
[0074]715,7151上部金属层
[0075]72基板
[0076]721介电层
[0077]722金属层
[0078]73、731盖层
[0079]74光致抗蚀剂层
[0080]75、751第一沟槽
[0081]76、761第二沟槽
[0082]77介电层
[0083]781第一插塞
[0084]782第二插塞
【具体实施方式】
[0085]为说明本发明的要义,请参阅图2A至图2F,其为绘示本发明第一具体实施例的MIM电容器30制作方法的横截面图。
[0086]首先,如图2A所示,提供五层双介电质结构31于基板32上。其中,五层双介电质结构31包括底部金属层311、第一介电层312、中间金属层313、第二介电层314以及上部金属层315依序堆叠而上。基板32包括低介电系数介电材料层321于金属层322上。值得注意的是,第一介电层312与第二介电层314具有不同厚度。
[0087]在一些具体实施例中,底部金属层311、中间金属层313以及上部金属层315可以使用金属氮化物,例如氮化钛(TiN)、氮化钽(TaN)等,然而本发明并不局限于上述金属电极的材料。
[0088]在一些具体实施例中,第一介电层312与第二介电层314可以根据需求而采用具有不同特性的材料。举例来说,第一介电层312与第二介电层314可以分别具有高密度(high density)或高电压(high voltage)的特性。在一具体实施例中,第一介电层312可为具有高密度的特性,而第二介电层314可为具有高电压的特性。此时,第一介电层312可以使用厚度介于20至40nm的氮化物,例如氮化硅(SiN),而第二介电层314可以使用厚度介于70至150nm的氮化物,例如氮化娃。优选的,第一介电层312的厚度约为30nm,而第二介电层314的厚度约为10nm0
[0089]可替换地,在其他具体实施例中,第一介电层312可为具有高密度的特性,而第二介电层314可为具有高电压的特性。此时,第一介电层312可以使用厚度介于3至1nm的高介电系数(high-k)介电材料,例如氧化铪(HfO),而第二介电层314可以使用厚度介于70至150nm的氮化物,例如氮化娃。优选的,第一介电层312的厚度约为5nm,而第二介电层314的厚度约为10nm0
[0090]然而本发明并不局限于上述第一介电层312与第二介电层314的配置与使用的材料。举例来说,在一些具体实施例中,第一介电层312可为具有高电压的特性,而第二介电层314可为具有高密度的特性。此时,第一介电层312可以使用厚度介于70至150nm的氮化物,例如氮化硅(SiN),而第二介电层314可以使用厚度介于20至40nm的氮化物,例如氮化娃。优选的,第一介电层312的厚度约为30nm,而第二介电层314的厚度约为lOOnm。优选的,第一介电层312的厚度约为lOOnm,而第二介电层314的厚度约为30nm。可替换地,第一介电层312可以使用厚度介于70至150nm的氮化物,例如氮化硅,而第二介电层314可以使用厚度介于3至1nm的高介电系数(high_k)介电材料,例如氧化給(HfO)。优选者,第一介电层312的厚度约为100nm,而第二介电层314的厚度约为5nm。
[0091]接着,如图2B所示,将五层双介电质结构31图案化,以形成一沟槽,以曝露第一介电层312。详而言之,沟槽由图案化的中间金属层3131、第二介电层3141以及上部金属层3151所定义。
[0092]在图2C中,形成一盖层33,均勾覆盖(conformally)五层双介电质结构31。在本具体实施例中,盖层33可以包括氮化物。然而本发明并不局限于上述盖层33的材料。
[0093]然后,如图2D所示,提供图案化光致抗蚀剂层34,以形成第一沟槽35以及第二沟槽36。第一沟槽35曝露第一介电层312上的盖层33的第一部分。第二沟槽36曝露上部金属层3151上的盖层
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1