用于选择性氮化工艺的方法与设备的制造方法
【专利说明】
[00011 本申请是申请日为2012年6月29日、申请号为201280036980.X、发明名称为"用于 选择性氮化工艺的方法与设备"的发明专利申请的分案申请。
技术领域
[0002] 本发明的实施方式大体涉及制造半导体器件。更特定而言，本文所述的实施方式 涉及利用改良的等离子体施加器制造浮动栅极(floating gate)NAND存储器器件与其他晶 体管栅极结构。
【背景技术】
[0003] 闪存（flash memory)(比如，NAND闪存器件）为广泛用于大容量存储（mass storage)应用中的常用非易失性(non-volatile)存储器类型。NAND闪存器件通常具有堆叠 型（stacked type)栅极结构，其中隧道氧化物(tunnel oxide;T0)、浮动栅极(FG)、多晶娃 层间（inter-poly)电介质（IF1D)与控制栅极(CG)依次堆叠于半导体基板上。浮动栅极、隧道 氧化物与下方的基板部分通常形成NAND闪存器件的单元(cell)(或存储器单位件(unit))。 浅沟槽隔离(shallow trench isolation;STI)区设置于基板中各个单元之间，浅沟槽隔离 (STI)区与隧道氧化物和浮动栅极相邻以使单元与相邻单元隔开。在NAND闪存器件的写入 过程中，将正电压施加至控制栅极以从基板将电子拉入浮动栅极中。为了擦除NAND闪存器 件的数据，将正电压施加至基板以从浮动栅极释放电子并让电子通过隧道氧化物。电子的 流动被感测电路感测并产生"〇"或"Γ的结果信号(returns)作为电流指示符号（current indicator)。浮动栅极中的电子数量与"0"或"Γ特征构成用于在NAND闪存器件中存储数据 的基础。
[0004]通常通过隧道氧化物将浮动栅极与半导体基板隔离并通过多晶硅层间电介质将 浮动栅极与控制栅极隔离，这可防止例如基板与浮动栅极或者浮动栅极与控制栅极之间的 电子泄漏。为了使NAND闪存器件能够持续物理上缩放(scaling)，产业上已经利用氮化工艺 以将氮并入浮动栅极的表面，以改善隧道氧化物的可靠性或抑制掺杂剂扩散出浮动栅极。 然而，氮化工艺亦会非期望地将氮并入浅沟槽隔离区中。相邻浮动栅极结构之间的浅沟槽 隔离区中并入的氮形成电荷泄漏路径，电荷泄漏路径会负面地影响最终器件性能。
[0005] 因此，需要用于堆叠的材料的氮化作用的改良方法与设备。
【发明内容】
[0006] 本发明大体提供利用远程等离子体源将等离子体的游离基团（radical)并入基板 或半导体基板上的材料的方法与设备。在一个实施方式中，远程等离子体系统包括远程等 离子体腔室、处理腔室和输送构件，远程等离子体腔室界定第一区，第一区用于产生包括离 子与游离基团的等离子体，处理腔室界定第二区，第二区用于处理半导体器件，处理腔室包 括进入口端口（ iniet port )，进入口端口形成于处理腔室的侧壁中，进入口端口与第二区 流体连通，输送构件用于从远程等离子体腔室输送等离子体物种至处理腔室，输送构件包 括主体，主体在主体中界定纵向延伸通道，主体具有连接至第一区的第一端与连接至第二 区的第二端，第二端与第一端相对，其中通道耦接至处理腔室的进入口端口，以致通道的纵 轴相对于进入口端口的纵轴以约20度至约80度的角度相交。在一个实施方式中，输送构件 进一步包括凸缘，凸缘在第二端处围绕主体的外表面延伸，凸缘的表面与处理腔室的侧壁 的表面实质上齐平。
[0007] 在另一个实施方式中，远程等离子体系统包括远程等离子体腔室、处理腔室与输 送构件，远程等离子体腔室界定第一区，第一区用于产生包括离子与游离基团的等离子体， 处理腔室界定第二区，第二区用于处理半导体器件，处理腔室包括进入口端口，进入口端口 形成于处理腔室的侧壁中，进入口端口与第二区流体连通，输送构件设置在远程等离子体 腔室与处理腔室之间，且输送构件具有与第一区与进入口端口流体连通的通道，输送构件 被配置以致通道的纵轴相对于进入口端口的纵轴以约20度至约80度的角度相交。
[0008] 在又另一个实施方式中，公开了用于在处理腔室的处理区中处理半导体器件的方 法。该方法包括从远程等离子体源产生并流动等离子体物种至具有纵向通道的输送构件； 从通道流动等离子体物种至形成于处理腔室的侧壁中的进入口端口，其中在一角度下将等 离子体物种流动进入进入口端口以促进等离子体物种中离子的碰撞或离子与电子或带电 颗粒的反应，以致在离子进入处理腔室的处理区之前从等离子体物种实质上消除离子;及 选择性地将来自等离子体物种的原子游离基团并入半导体器件的硅区或多晶硅区。
【附图说明】
[0009] 可通过参考实施方式得到上文简要概括的本发明的更特定的描述，以便能详细理 解上文叙述的本发明的特征，一些实施方式在附图中示出。然而，需注意附图仅示出本发明 的典型实施方式而因此附图不被视为本发明范围的限制，因为本发明可允许其他等同效果 的实施方式。
[0010] 图1示出能用根据本发明的一个实施方式的方法与设备制成的示例性半导体器件 的示意性截面图。
[0011] 图2示出根据本发明的一个实施方式的远程等离子体系统的示意图。
[0012] 图3示出根据本发明的一个实施方式的用于供应等离子体的游离基团至RTP设备 的示例性输送管道(delivery pipe)的示意性的部分侧视截面图。
[0013] 图4示出根据本发明的实施方式的RTP设备与图3的输送管道的示意性的部分顶视 图。
【具体实施方式】
[0014] 发明描述了利用远程等离子体源将等离子体的游离基团并入基板或半导体基板 上的材料的设备与方法。一般而言，通过例如气态分子的能量激发而产生的等离子体源由 带电离子、游离基团与电子的等离子体构成。发明发现比起离子或游离基团与离子的混合 物而言，等离子体的游离基团用更加期望的方式与基板上的硅或多晶硅材料反应。在这方 面，发明提供消除等离子体的大部分离子的设备与方法，以致仅有等离子体的游离基团与 基板上的硅或多晶硅材料反应，由此取得基板上的硅或多晶硅材料的处理的较大选择性。
[0015] 然而本发明并不被限制于特定器件，所描述的设备与方法能被用来制造适合窄间 距（pitch)应用的半导体器件与结构。如本文所用的窄间距应用包括32nm或更窄（例如， 32nm或更低的器件节点(node))的半间距(half-pi tch)。如本文所用的术语"间距"指的是 半导体器件的平行结构或相邻结构之间的测量值。可从相邻或实质上平行结构的同一侧的 一侧到另一侧来测量间距。亦可在具有较大间距的应用中利用半导体器件与结构。举例而 言，半导体器件可为NAND或NOR闪存或其他适合的器件。
[0016] 示例性NAND闪存器件
[0017]图1示出能用本发明的设备制成的示例性半导体器件（比如NAND闪存器件100)的 示意性截面图。存储器器件100通常包括基板102,在基板102上设有隧道氧化物层104。浮动 栅极106设置在隧道氧化物层104上。浮动栅极106、隧道氧化物层104与下方的基板102部分 形成存储器器件100的单元1〇3(或存储器单位件）。举例而言，可通过浅沟槽隔离（STI)区 108来分隔存储器器件100的每一个单元103,浅沟槽隔离(STI)区108设置于基板102中且在 每一个单元103之间（例如，与隧道氧化物层104和浮动栅极106相邻，其中STI区108将单元 103和与单元103相邻的单元105与107隔开）。存储器器件100进一步包括控制栅极层112与 多晶硅层间介电（IPD)层110,多晶硅层间介电（Iro