用于提高氮化硅批间均匀度的非晶硅陈化作用
【专利说明】
[00011 本申请是申请日为2011年8月16日申请的申请号为201110251079.1，并且发明名 称为"用于提高氮化硅批间均匀度的非晶硅陈化作用"的发明专利申请的分案申请。
技术领域
[0002] 本发明实施方式大体上涉及一种非晶硅(a-Si)陈化处理，所述非晶硅(a-Si)陈化 处理用于氮化硅膜，所述氮化硅膜在分批处理中的大尺寸基板上沉积，所述分批处理使用 等离子体增强化学气相沉积(PECVD)系统。
【背景技术】
[0003] 现代半导体装置制造的主要步骤之一是通过气体的化学反应在半导体基板上形 成薄膜。这样的沉积处理被称为化学气相沉积或CVD。传统的热CVD处理将反应气体提供至 基板表面，在所述基板表面发生热诱导化学反应以产生想要的膜。
[0004] 在基板上沉积层的选择性的方法包括等离子体增强CVD(PECVD)技术。等离子体增 强CVD技术通过将射频(RF)能量施加至基板表面附近的反应区域来促进反应物气体的激发 和/或解离，由此产生等离子体。等离子体中的物质的高反应活性降低了发生化学反应所需 的能量，因此相比传统的热CVD处理，这种CVD处理所需的温度被降低。一些PECVD处理的相 对低的温度帮助半导体制造商降低了在一些集成电路制造中的总的热开支。
[0005] 半导体制造商在使用PECVD技术时经常沉积的一种材料是氮化硅。在集成电路中 氮化硅膜被用于多种不同的用途。例如，氮化硅膜可被用作围绕晶体管栅极的绝缘层或者 被用作阻挡层，所述阻挡层在金属前介电层和半导体基板之间。
[0006] 随着大面积面板的迅速发展，不断增长的基板尺寸在可靠的晶片间可重复性以及 沉积的材料层的均匀度方面对于生产产生了极大的挑战。例如，在利用PECVD沉积SiN膜的 传统的分批处理中，前驱气体解离速率的差别、腔室压力的波动（当反应物被引入腔室时会 发生），和/或增加的腔室温度会导致沉积速率的变化，因此在初始基板被处理之后，膜厚度 的均匀度会变差。如可在图3所见的，图3是示出了根据被处理的基板的数量，利用PECVD沉 积SiN膜的膜沉积速率（以人/min为单位）以及膜均匀度（以％为单位)的离散变化的图表。 膜的厚度和电气性质会在每一个基板的整条直径上变化并且膜的厚度和电气性质也会从 基板到基板发生变化。已报告在尺寸约为3米乘3米规模的大基板上这种不均匀度会更加严 重。沉积的层的不均匀度限制沉积处理的成品率和产量，以及集成电路的整体性能。
[0007] 虽然可频繁地执行腔室清洗(例如，每1个至每2个基板）以稳定腔室条件并因此提 高膜厚度的均匀度，但是频繁的腔室清洗会降低生产线的总处理量。因此，需要以更好的膜 均匀度以及更可靠的可重复性在大尺寸基板上沉积氮化硅材料，同时保持基板总处理量。
【发明内容】
[0008] 本发明实施方式提供用于在设置在处理腔室中的大尺寸基板上沉积含氮材料的 方法。在一个实施方式中，所述方法包括:在处理腔室中处理一批基板，以在出自所述一批 基板的基板上沉积含氮材料；以及在处理所述一批基板期间以预定间隔执行陈化处理，以 在腔室组件的表面上沉积导电陈化层，所述腔室组件设置在所述处理腔室中。所述腔室组 件可包括气体分配板，所述气体分配板由未经阳极化处理的裸铝制成。在一个实例中，所述 导电陈化层可包括非晶硅、掺杂非晶硅、掺杂硅、掺杂多晶硅、掺杂碳化硅或其他同类物。
[0009] 在另一个实施方式中，用于在放置在处理腔室中的基板上沉积氮化硅材料的方法 包括:通过在设置在所述处理腔室的处理区域中的腔室组件的表面上沉积氮化硅陈化层， 对所述腔室组件的表面进行陈化；以及使用等离子体增强化学气相沉积技术(PECVD)，在所 述处理腔室中处理出自一批基板的基板，所述在所述处理腔室中处理出自一批基板的基板 包括:通过将含氮气体和含硅气体引入所述处理腔室，在第1个基板至第N个基板上沉积含 氮材料，通过在腔室组件的表面上沉积导电层，以预定间隔对所述腔室组件的表面进行陈 化，所述腔室组件设置在所述处理腔室的处理区域中；以及通过将含氮气体和含硅气体引 入所述处理腔室，在第N+1个基板至第N+N个基板上沉积含氮材料。所述腔室组件大体上包 括气体分配板，所述气体分配板由未经阳极化处理的裸铝制成。在一个实例中，所述导电陈 化层可包括非晶硅、掺杂非晶硅、掺杂硅、掺杂多晶硅、掺杂碳化硅或其他同类物。可在约 200W和约27000W之间的RF功率下执行含氮材料的分批沉积。
[0010] 在另一个实施方式中，用于在处理腔室中的基板上沉积含氮材料的方法包括:执 行第一陈化处理，以在腔室组件的表面上沉积第一陈化层，所述腔室组件设置在所述处理 腔室中；在所述处理腔室中处理一批基板，以在出自所述一批基板的基板上沉积含氮材料； 在处理所述一批基板期间以预定间隔执行第二陈化处理，以在腔室组件的表面上沉积导电 陈化层，所述腔室组件设置在所述处理腔室中。在一个实例中，所述导电陈化层可包括非晶 娃、掺杂非晶娃、掺杂娃、掺杂多晶娃、掺杂碳化娃或其他同类物。
【附图说明】
[0011]为使以上列举的本发明的特征可以更加详细的方式理解，上文所综述的本发明的 更加详细的描述可通过参考实施方式获得，一些描述被示出在附图中。应注意，附图仅示出 本发明的典型实施方式因此不被认为限制本发明的范围，因为本发明可容纳其他等同的有 效实施方式。
[0012]图1是示意性地示出具有一个具体化的基板支撑部件的等离子体增强化学气相沉 积(PECVD)腔室的截面图；
[0013]图2示出可在图1的PECVD处理腔室中执行的处理顺序，所述处理顺序用于处理一 批基板以在基板上沉积含氮材料；
[0014] 图3是展示了根据被处理的基板的数量，利用PECVD沉积S iN膜的膜沉积速率（以 A/min为单位)以及膜均匀度（以％为单位)的离散变化的图表。
[0015] 为了便于理解，只要可以，使用相同的元件符号表示图中共用的相同元件。可预期 一个实施方式的元件和特征可有益地结合在其他实施方式中而不需进一步列举。
【具体实施方式】
[0016] 本发明实施方式大体上涉及一种非晶硅(a-Si)陈化处理，所述非晶硅(a-Si)陈化 处理用于在分批处理中的大面积基板上沉积的氮化硅膜，所述分批处理使用等离子体增强 化学气相沉积(PECVD)系统。可在SiN沉积的分批处理期间周期性地或以例如每3个或每5个 基板的想要的间隔执行所述a-Si陈化处理，以提高SiN层厚度的批间均匀度同时不显著影 响总处理量。已发现在氮化硅膜的分批沉积期间执行的周期性的a-Si陈化处理还可将沉积 处理的总处理量上限扩大，即，扩大至在有必要进行标准的腔室充分清洗之前连续处理至 少约15个基板至约40个基板。
[0017] 示例性的硬件概述
[0018] 图1是示意性地示出可用于实践本发明的等离子体增强化学气相沉积系统100的 截面图。所述等离子体增强化学气相沉积系统100被配置为当在基板140上形成结构以及器 件时，使用等离子体处理大面积基板140(下称为基板140)，所述基板140用于制造液晶显示 器(IXD)、平板显示器、有机发光二极管(OLED)，或用于太阳能电池阵列的光伏电池。这种系 统的一个实例是AKT 90K PECVD系统，适合用于尺寸为3000mmX3000mm的基板或者更大尺 寸的基板，所述系统可从位于加州圣克拉拉市的应用材料公司购得。
[0019] 所述系统100大体上包括连接至气体源104的腔室102。所述腔室102包括腔室壁 106、腔室底部108以及盖组件110,所述腔室壁106、所述腔室底部108以及所述盖组件110限 定处理容积112。可通常通过出入口 113进入所述处理容积112,所述出入口 113形成在所述 腔室壁106上，所述出入口 113使基板140能够方便地进入和离开所述腔室102。所述腔室壁 106以及所述腔室底部108可由适应等离子体处理的单块的铝或其他材料制成。所述腔室壁 106以及所述腔室底部108可电接地。所述腔室底部108具有连接至多种