包括堆叠的纳米片场效应晶体管的装置的制造方法
【专利说明】包括堆叠的纳米片场效应晶体管的装置
[0001 ] 本申请要求于2014年12月5日提交到美国专利商标局的命名为“A STRUCTURE FORSUPPRESS1N OF THE PARASITIC BIPOLAR EFFECT IN STACKED NANOSHEET FETS”(抑制堆叠的纳米片场效应晶体管中的寄生双极效应的结构)的第62/088,519号美国临时申请的优先权，通过引用将该美国临时专利申请的公开内容全部包含于此。
技术领域
[0002]发明构思的一些实施例总体上涉及集成电路，更具体地说，涉及具有堆叠的纳米片场效应晶体管(FET)的集成电路和形成该集成电路的方法。
【背景技术】
[0003]由于集成电路的尺寸减小，所以人们希望增大FET装置在基底上的的布置密度。已经研究出包括多个竖直鳍的竖直鳍式场效应晶体管(finFET)装置，其中，竖直鳍用作在覆盖基底的小布局区域中使较大有效导电宽度成为可能的导电沟道区。然而，当电路按比例缩小到较小的尺寸，并且因此缩小到较小的面积时，相邻的竖直鳍之间的侧向间距可能变得太小而不能使竖直finFET装置正常操作。已经研究了堆叠的纳米片FET以在覆盖基底的小布局区域上进一步使较大有效导电宽度成为可能。堆叠的纳米片FET可以包括在基底上以三维阵列布置的多个纳米片，并且栅极堆叠件形成在纳米片中的一个纳米片的沟道区上。栅极堆叠件可以围绕纳米片的沟道区的四个侧面(环栅，gate-all-around)。
【发明内容】
[0004]根据发明构思的一些实施例，提供了一种装置。装置可以包括纳米片场效应晶体管(FET)，纳米片FET可以包括基底。基底可以包括在基底的表面处的阱。阱可以用杂质掺杂。纳米片FET可以包括沟道、栅极、导电材料和隔离层。沟道可以包括位于阱上的多个堆叠的纳米片，多个堆叠的纳米片中的纳米片可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的半导体材料。多个堆叠的纳米片中的纳米片可以沿垂直于基底的表面的方向彼此分隔开。栅极可以包括在多个纳米片上、在多个纳米片中的相邻纳米片之间以及在多个纳米片与阱之间的功函数金属。导电材料可以与多个纳米片相邻并且可以使多个纳米片中的纳米片电连接到阱。隔离层可以在阱上，并且可以使阱与功函数金属电绝缘。
[0005]导电材料可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的半导体材料。
[0006]导电材料可以包括与多个纳米片相同的半导体材料。
[0007]导电材料的杂质浓度可以大于多个纳米片中的纳米片的杂质浓度。阱的杂质浓度可以大于多个纳米片中的纳米片的杂质浓度。
[0008]阱的杂质、纳米片的杂质和导电材料的杂质可以是P型杂质。多个纳米片中的纳米片可以包括可以具有第一摩尔分数的锗的IV族半导体材料。导电材料可以包括可以具有可以比第一摩尔分数大的第二摩尔分数的锗的IV族半导体材料。
[0009]阱的杂质、纳米片的杂质和导电材料的杂质可以是η型杂质。多个纳米片中的纳米片可以包括可以具有第一摩尔分数的铟的II1-V族半导体材料。导电材料可以包括可以具有可以比第一摩尔分数小的第二摩尔分数的铟的II1-V族半导体材料。
[0010]隔离层可以包括宽带隙半导体材料。
[0011]纳米片FET可以包括小于大约ΙηΑ/μπι的泄漏电流。
[0012]多个纳米片中的纳米片可以包括沿垂直于基底的表面的方向的厚度和沿平行于基底的表面的方向的宽度。宽度可以是厚度的至少两倍。
[0013]纳米片FET还可以包括多个内部间隔件。多个内部间隔件可以在多个纳米片中的各个纳米片上，并且可以使导电材料与功函数金属电绝缘。
[0014]根据发明构思的其他实施例，提供了一种装置。该装置可以包括纳米片场效应晶体管(FET) ο纳米片FET可以包括基底、第一沟道堆叠件、第二沟道堆叠件、栅极、多个内部间隔件、导电材料和绝缘层。基底可以包括在基底的表面处的阱。阱可以用杂质掺杂。第一沟道堆叠件可以包括位于阱上的第一多个纳米片，第一多个堆叠的纳米片中的纳米片可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的半导体材料。第一多个堆叠的纳米片中的纳米片可以在垂直于基底的表面的第一方向上彼此分隔开。
[0015]第二沟道堆叠件可以包括位于阱上的第二多个纳米片。第二多个堆叠的纳米片中的纳米片可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的半导体材料。第二多个堆叠的纳米片中的纳米片可以在垂直于基底的表面的第一方向上彼此分隔开并且在平行于基底的表面的第二方向上与第一多个纳米片中的纳米片彼此分隔开。
[0016]栅极可以包括在第一多个纳米片上、在第一多个纳米片中的相邻纳米片之间、在第一多个纳米片与阱之间、在第二多个纳米片上、在第二多个纳米片中的相邻纳米片之间、以及在第二多个纳米片与阱之间的功函数金属。多个内部间隔件可以在第一多个纳米片中的各个纳米片和第二多个纳米片中的各个纳米片上，并且可以使导电材料与功函数金属电绝缘。导电材料可以在第一多个纳米片和第二多个纳米片之间并且可以使第一多个纳米片中的纳米片和第二多个纳米片中的纳米片电连接到阱。隔离层可以在阱上并且可以使阱与功函数金属电绝缘。
[0017]导电材料可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的半导体材料。
[0018]导电材料可以包括与多个纳米片相同的半导体材料。
[0019]导电材料的杂质浓度可以大于多个纳米片中的纳米片的杂质浓度。阱的杂质浓度可以大于多个纳米片中的纳米片的杂质浓度。
[0020]阱的杂质、纳米片的杂质和导电材料的杂质可以是P型杂质。多个纳米片中的纳米片可以包括可以具有第一摩尔分数的锗的IV族半导体材料。导电材料可以包括可以具有可以比第一摩尔分数大的第二摩尔分数的锗的IV族半导体材料。
[0021]阱的杂质、纳米片的杂质和导电材料的杂质可以是η型杂质。多个纳米片中的纳米片可以包括可以具有第一摩尔分数的铟的II1-V族半导体材料。导电材料可以包括可以具有可以比第一摩尔分数小的第二摩尔分数的铟的II1-V族半导体材料。
[0022]隔离层可以包括宽带隙半导体材料。
[0023]装置可以包括小于大约ΙηΑ/μπι的泄漏电流。
[0024]第一多个纳米片中的纳米片和第二多个纳米片中的纳米片可以包括沿垂直于基底的表面的方向的厚度和沿平行于基底的表面的方向的宽度。宽度可以是厚度的至少两倍。
[0025]纳米片FET还可以包括在第一多个纳米片的各个纳米片和第二多个纳米片的各个纳米片上的多个内部间隔件。多个内部间隔件可以使导电材料与功函数金属电绝缘。
[0026]装置可以包括第二纳米片FET，第二纳米片FET可以包括第三沟道堆叠件。第三沟道堆叠件可以包括位于阱上的第三多个纳米片，第三多个纳米片中的纳米片可以不直接电连接到阱。第三多个纳米片中的纳米片可以包括沿垂直于基底的表面的第一方向的厚度，所述厚度可以大于沿与第一和第二多个纳米片中的纳米片的基底的表面垂直的第一方向的厚度。
[0027]根据发明构思的其他实施例，可以提供形成包括纳米片FET的装置的方法。该方法可以包括形成可以在基底的表面处用杂质掺杂的阱。方法可以包括在阱上沉积纳米片堆叠件。纳米片堆叠件可以包括隔离层、牺牲栅极材料的多个层，并且可以被沟道材料的各个纳米片层穿插，其中，隔离层可以与基底的表面相邻。沟道材料可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的半导体材料。
[0028]方法可以包括对纳米片堆叠件进行掩模和蚀刻以限定第一和第二独立纳米片堆叠件。方法可以包括过蚀刻基底的未被第一和第二独立纳米片堆叠件覆盖的表面的部分。方法可以包括在基底的表面的过蚀刻部分中沉积绝缘材料。方法可以包括去除第一和第二独立纳米片堆叠件的牺牲栅极材料的多个层的边缘的部分。方法可以包括在第一和第二独立纳米片堆叠件的牺牲栅极材料的多个层的边缘的被去除部分中形成内部间隔件。方法可以包括在第一和第二纳米片堆叠件之间形成包括抗蚀材料或其他材料的掩模层。方法可以包括去除第一和第二独立纳米片堆叠件的牺牲栅极材料的多个层。方法可以包括在第一和第二纳米片堆叠件上并且在通过去除第一和第二独立纳米片堆叠件的牺牲栅极材料的多个层而形成的空间中沉积功函数金属。方法可以包括去除掩模层和基底表面的在掩模层下方的过蚀刻部分中的绝缘材料。
[0029]方法可以包括在通过去除掩模层和绝缘材料而形成的空间中沉积导电材料。导电材料可以使第一和第二纳米片堆叠件的沟道材料的纳米片层中的纳米片层电连接到阱。导电材料可以包括可以掺杂有与阱的杂质的导电类型相同的导电类型的杂质的导电材料。方法可以包括在导电材料的顶表面上形成绝缘件。方法可以包括在第一和第二纳米片堆叠上沉积块体金属栅极材料。块体金属栅极材料可以电连接到功函数金属。
[0030]根据发明构思的其他实施例，可以提供形成包括纳米片FET的装置的方法。该方法可以包括形成可以在基底的表面处用杂质掺杂的阱。方法可以包括在阱上沉积纳米片堆叠件。纳米片堆叠件可以包括隔离层、牺牲栅极材料的多个层，并且可以被沟道材料的各个纳米片层穿插，所述