一种半导体芯片的制作方法
【技术领域】
[0001]本发明属于半导体器件制造技术领域，具体涉及一种半导体芯片。
【背景技术】
[0002]在用于通信设备的半导体装置中，为了抑制EMI(Electro Magnetic Interference，电磁干扰)等电磁波障碍，使用导电性屏蔽层覆盖封装体表面的构造。
作为具有屏蔽功能的半导体装置，已知在半导体封装体中，沿密封树脂层的上表面及侧面设置导电性屏蔽层的构造。作为导电性屏蔽层的形成方法，可使用镀敷法、溅镀法、导电性膏的涂布法等。导电性屏蔽层的形成方法中的镀敷法具有预处理步骤、镀敷处理步骤、水洗般的后处理等湿式步骤，因此无法避免半导体装置的制造成本上升。另外，导电性膏的涂布法也因对密封树脂层侧面的涂布步骤等，而导致半导体装置的制造成本容易上升。溅镀法为干式步骤，可减少导电性屏蔽层的形成步骤或形成成本。将溅镀法应用于导电性屏蔽层的形成情况下，使半导体封装体单片化前形成导电性屏蔽层。首先，将半导体芯片搭载于多孔(mult1-cavity)集合基板的各配线基板区域之后，将多个半导体芯片批次地进行树脂密封。继而，将密封树脂层与集合基板的一部分切断而形成半切槽。半切槽是以配线基板区域的接地配线在侧面露出的方式形成。通过对具有半切槽的树脂密封体溅镀金属材料而形成导电性屏蔽层。因为半切槽的宽度存在限制，所以在介隔半切槽溅镀金属材料的情况下，邻接的半导体封装体成为障碍，无法利用导电性屏蔽层充分覆盖密封树脂层或配线基板区域的侧面。如果利用足够厚度的导电性屏蔽层覆盖密封树脂层或配线基板区域的侧面，则金属材料较厚地堆积于不存在障碍物的密封树脂层的上表面，导电性屏蔽层的形成成本增加。另外，厚度较薄的集合基板的半切的切口深度难以控制，根据这种情况，需要寻求低成本形成导电性屏蔽层的技术。
[0003]以II1-V族氮化镓(GaN)为代表的氮化物化合物半导体，如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铝镓(AlGaN)、氮化镓铟(InGaN)、氮化铝铟(Al InN)或氮化铝镓铟(AlGaInN)等在紫外/蓝光/绿光发光二极管、激光器、太阳光盲紫外光电探测器以及高频、高温大功率电子器件等诸多领域有着重要而广泛的应用。目前蓝宝石衬底是氮化物进行异质外延生长最为常用的衬底。由于蓝宝石衬底和氮化物外延层间存在很大晶格常数失配和热膨胀系数差异，因此利用金属有机物化学气相淀积(MOCVD)、氢化物气相外延(HVPE)或分子束外延(MBE)等外延技术生长的氮化物外延层中存在很大的应力，并且产生很多晶体缺陷，如位错等，材料的晶体质量因此受到很大影响，进而劣化了器件性能。采用图形化蓝宝石衬底(Improve sapphire substrate)的技术可以缓解蓝宝石衬底和氮化物外延层异质外延生长中由于晶格失配引起的应力，使之得到有效弛豫，大大降低外延生长的氮化物材料中的位错密度，使晶体质量得到很大提高。但目前图形蓝宝石衬底的制备技术大多是采用传统的光刻法制备出光刻图形，然后以二氧化硅(S12)或氮化硅(SiN4)层为掩膜，再利用反应离子(RIE)或感应耦合等离子(ICP)等设备干法刻蚀而形成。由于工艺过程中涉及干法刻蚀设备，因此工艺过程复杂、成本较高。为了更有效地应用于低位错密度、高晶体质量的氮化物的外延生长，发展成本低、易于实现的图形化衬底技术势在必行。
【发明内容】
[0004]针对现有技术中存在的技术问题，本发明的目的在于提供一种无损衬底、制作工艺简单、出光效率高的图形化衬底，该衬底的工艺技术可以有效避免蓝宝石衬底内部裂纹的产生，进而提高外延材料的晶体质量和均匀性，同时可以减少光的全反射，最终最大程度地提尚后续制作芯片的出光效率。
[0005]为了实现以上目的，本发明通过以下技术方案实现。
[0006]—种半导体芯片，包括衬底，依次生长在衬底上的N型层、发光层、P型层以及设置在N型层与P型层上的N电极和P电极，在所述衬底与N型层之间有溅镀的图形结构，所述衬底的材料是蓝宝石，所述图形结构的材料是Cu，所述溅镀采用脉冲电源进行，操作电压介于400伏特至700伏特之间。
[0007]进一步，所述蓝宝石衬底的厚度是15-200微米，优选25-75微米。
[0008]进一步，所述图形结构与N型层之间设置缓冲层。
[0009]进一步，所述图形结构为圆形、方形、梯形、正六边形、菱形、三角形或不规则图形中的任何一种或几种图形的组合。
[0010]进一步，所述图形结构的厚度是0.05-2微米，优选0.1-1微米，每个图形结构的宽度是2-4微米，各图形结构之间的间距是2-5微米。
[0011]本发明在衬底上溅镀图形结构，使用了比ITO透明电极相对廉价的导电材料铜，具有高抗冲击性和低总电阻的性能，因而具有高可视度以及成本竞争力。相对于现有技术中刻蚀衬底的结构，具有不损伤衬底、不需要专业的干法、湿法刻蚀设备的优点，可大幅度节约生产成本，提高生产效率，有效避免衬底内部裂纹的产生，在此基础上生长外延层可明显降低位错密度以及磊晶的缺陷，同时溅镀的图形结构可减少光的全反射，有助于提高后续芯片的外部量子效率，进而使后续产品更加稳定。
【附图说明】
[0012]图1为本发明半导体芯片的结构示意图。
[0013]其中:1-衬底，3-图形结构，4-缓冲层，5-N型层、6-发光层、7-P型层，9-P电极，1-N电极。
【具体实施方式】
[0014]为了使本技术领域的人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细说明。
[0015]参见图1，本发明的一种半导体芯片，包括衬底I，依次生长在衬底上的N型层5、发光层6、P型层7以及设置在N型层5与P型层7上的N电极10和P电极9，在所述衬底I与N型层5之间溅镀有图形结构3。所述衬底I选用蓝宝石衬底，所述图形结构3的材料是Cu，所述溅镀采用脉冲电源进行，操作电压介于400伏特至700伏特之间。所述蓝宝石衬底的厚度是15-200微米，优选25-75微米。为了改善后续磊晶的质量，可以在图形结构3与N型层5之间设置缓冲层4。所述图形结构为圆形、方形、梯形、正六边形、菱形、三角形或不规则图形中的任何一种或几种图形的组合。所述图形结构的厚度H是0.05-2微米，优选0.1-1微米，每个图形结构的宽度L是2_4微米，各图形结构之间的间距D是2 -5微米。
[0016]实施例1
上述的半导体芯片，其中所述蓝宝石衬底的厚度是15微米，所述图形结构为圆形，所述图形结构的厚度是0.05微米，每个图形结构的宽度是2微米，各图形结构之间的间距是2微米，所述溅镀采用脉冲电源进行，操作电压400伏特。
[0017]实施例2
上述的半导体芯片，其中所述蓝宝石衬底的厚度是200微米，所述图形结构为方形，所述图形结构的厚度是2微米，每个图形结构的宽度是4微米，各图形结构之间的间距是5微米，所述溅镀采用脉冲电源进行，操作电压700伏特。
[0018]实施例3
上述的半导体芯片，其中所述蓝宝石衬底的厚度是100微米，所述图形结构为梯形，所述图形结构的厚度是I微米，每个图形结构的宽度是3微米，各图形结构之间的间距是3.5微米，所述溅镀采用脉冲电源进行，操作电压550伏特。
[0019]实施例4
上述的半导体芯片，其中所述蓝宝石衬底的厚度是25微米，所述图形结构为正六边形，所述图形结构的厚度是0.1微米，每个图形结构的宽度是2微米，各图形结构之间的间距是5微米，所述溅镀采用脉冲电源进行，操作电压500伏特。
[0020]实施例5
上述的半导体芯片，其中所述蓝宝石衬底的厚度是75微米，所述图形结构为菱形，所述图形结构的厚度是0.5微米，每个图形结构的宽度是4微米，各图形结构之间的间距是2微米，所述溅镀采用脉冲电源进行，操作电压600伏特。
[0021 ] 实施例6
上述实施例2的半导体芯片，其中所述蓝宝石衬底的厚度是50微米，所述图形结构为三角形，所述图形结构的厚度是1.5微米，每个图形结构的宽度是3微米，各图形结构之间的间距是3微米。
[0022]实施例7
上述实施例3的半导体芯片，其中所述蓝宝石衬底的厚度是150微米，所述图形结构为三角形与方形的结合，所述图形结构的厚度是0.55微米，每个图形结构的宽度是3微米，各图形结构之间的间距是4微米。
[0023]实施例8
上述实施例4的半导体芯片，其中所述蓝宝石衬底的厚度是50微米，所述图形结构为不规则图形，所述图形结构的厚度是0.85微米，每个图形结构的宽度是2微米，各图形结构之间的间距是3微米。
[0024]应当说明的是，以上实施方式仅用以说明本发明的技术方案而非对其限制。所属领域的普通技术人员应当理解，可以对本发明的【具体实施方式】进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。
【主权项】
1.一种半导体芯片，其特征在于，包括衬底，依次生长在衬底上的N型层、发光层、P型层以及设置在N型层与P型层上的N电极和P电极，在所述衬底与N型层之间有溅镀的图形结构，所述衬底的材料是蓝宝石，所述图形结构的材料是Cu，所述溅镀采用脉冲电源进行，操作电压介于400伏特至700伏特之间。2.根据权利要求1所述半导体芯片，其特征在于，所述蓝宝石衬底的厚度是15-200微米。3.根据权利要求1所述半导体芯片，其特征在于，所述蓝宝石衬底的厚度是25-75微米。4.根据权利要求1所述半导体芯片，其特征在于，所述图形结构与N型层之间设置缓冲层。5.根据权利要求1所述半导体芯片，其特征在于，所述图形结构为圆形、方形、梯形、正六边形、菱形、三角形或不规则图形中的任何一种或几种图形的组合。6.根据权利要求1所述半导体芯片，其特征在于，所述图形结构的厚度是0.05-2微米，每个图形结构的宽度是2-4微米，各图形结构之间的间距是2-5微米。7.根据权利要求6所述半导体芯片，其特征在于，所述图形结构的厚度是0.1-1微米。
【专利摘要】本发明公开了一种半导体芯片，包括衬底，依次生长在衬底上的N型层、发光层、P型层以及设置在N型层与P型层上的N电极和P电极，在所述衬底与N型层之间有溅镀的图形结构。所述衬底的材料是蓝宝石，所述图形结构的材料是Cu，所述溅镀采用脉冲电源进行，操作电压介于400伏特至700伏特之间。所述半导体芯片相对于现有技术使用了比ITO？透明电极相对廉价的导电材料铜，具有高抗冲击性和低总电阻的性能，因而具有高可视度以及成本竞争力，可大幅度节约生产成本，提高生产效率。
【IPC分类】H01L33/22, H01L23/552
【公开号】CN105679905
【申请号】CN201610033367
【发明人】黄晓东, 陈锡园
【申请人】上海万寅安全环保科技有限公司, 华鼎科技集团有限公司
【公开日】2016年6月15日
【申请日】2016年1月19日