晶体管及其形成方法
【技术领域】
[0001] 本发明设及半导体技术领域，特别设及晶体管及其形成方法。
【背景技术】
[0002] 随着半导体技术的不断发展，半导体器件的尺寸逐渐缩小，晶体管的性能也受到 影响。为了进一步提高晶体管的性能，应力工程被引入晶体管的制程中。对晶体管的沟道 区域施加压应力可W提高沟道区域内的空穴迁移率，而对晶体管的沟道区域施加张应力， 则可W提高沟道区域内的电子迁移率。
[0003] 由于电子在单晶娃中的迁移率大于空穴的迁移率，所W，现有技术通常通过应力 工程提高PMOS晶体管的空穴迁移率，W使得PMOS晶体管的载流子迁移率与NMOS晶体管的 载流子迁移率匹配。一般通过采用应力材料形成PMOS晶体管的源极和漏极，W对PMOS晶 体管的沟道区域施加压应力，从而提高所述PMOS晶体管的沟道区域内的空穴迁移率。具体 包括：在PMOS晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充 应力材料作为PMOS晶体管的源极和漏极。所述应力材料的晶格常数大于半导体衬底沟道 区域的晶格常数，从而会对PMOS晶体管的沟道区域施加压应力。所述PMOS晶体管采用的 应力材料一般为SiGe。现有技术也可W采用SiC作为NMOS晶体管的源极和漏极，进一步提 高NMOS晶体管的载流子迁移率。
[0004] 现有技术形成的源极和漏极表面具有凹陷，影响晶体管的性能。
【发明内容】
[0005] 本发明解决的问题是提供一种晶体管及其形成方法，提高形成的晶体管的性能。
[0006] 为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在 所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽；形成 填充满所述凹槽的应力层；形成覆盖半导体衬底、应力层W及栅极结构的非晶半导体材料 层；W所述栅极结构顶部作为停止层，对所述非晶半导体材料层进行平坦化，形成表面与栅 极结构顶部齐平的非晶半导体层；采用湿法刻蚀工艺刻蚀所述非晶半导体层，在所述应力 层表面形成盖帽层。
[0007] 可选的，所述非晶半导体材料层的材料为非晶娃。
[0008] 可选的，形成所述非晶半导体材料层的方法包括：采用气体SiH4、&和Ar,反应溫 度为250°C~450°C，反应压强为50化~70化，其中，SiH4的流量为20sccm~200sccm，Hz 和Ar的流量均为IOsccm~lOOsccm。
[0009] 可选的，采用化学机械研磨工艺对所述非晶半导体材料层进行平坦化。
[0010] 可选的，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氨氧化锭溶液，质量浓度为 1. 5%~2. 4%，刻蚀溫度为25°C~70°C，刻蚀时间为30s~30min。
[0011] 可选的，通过调整所述湿法刻蚀的时间，控制所述盖帽层的厚度。
[0012] 可选的，所述盖帽层的厚度为]00 A~200 A。
[0013] 可选的，所述应力层的材料为SiGe或SiC。
[0014] 可选的，所述应力层包括位于凹槽内壁表面的种子层和位于种子层表面填充满所 述凹槽的体层。
[0015] 可选的，所述种子层的材料为SiGe,其中Ge的摩尔浓度为10%~25% ;所述体层 的材料为SiGe,其中Ge的摩尔浓度为25%~40%。
[0016] 可选的，所述种子层的材料为SiC,其中，C摩尔浓度为1 %~3%;所述体层的材料 为SiC,其中C含量为3%~10%。
[0017] 可选的，所述体层内具有P型或N型渗杂离子，所述体层内的P型或N型渗杂离子 的浓度为 lE19atom/cm3~lE20atom/cm3。
[0018] 可选的，所述半导体衬底内还形成有若干浅沟槽隔离结构，所述栅极结构W及凹 槽位于相邻的浅沟槽隔离结构之间，所述浅沟槽隔离结构的表面高于半导体衬底表面，所 述浅沟槽隔离表面与半导体衬底表面之间的高度差大于或等于盖帽层的厚度。
[0019] 可选的，所述栅极结构包括：位于部分半导体衬底表面的栅介质层，位于栅介质层 表面的栅极。
[0020] 可选的，所述栅极结构还包括位于栅极表面的掩膜层。
[0021] 可选的，在形成所述凹槽之前，在所述栅极结构的侧壁表面形成侧墙。
[0022] 可选的，所述侧墙包括第一侧墙和位于第一侧墙表面的第二侧墙。
[0023] 可选的，在形成所述第一侧墙之后，在所述栅极结构和第一侧两侧的半导体衬底 内进行轻渗杂离子注入，然后在所述第一侧墙表面形成第二侧墙。
[0024] 可选的，所述凹槽具有X形的侧壁。
[00巧]本发明的技术方案还提供一种采用上述方法形成的晶体管，包括：半导体衬底； 位于所述半导体衬底表面的栅极结构；位于所述栅极结构两侧的半导体衬底内的凹槽；填 充满所述凹槽的应力层；位于所述应力层表面的盖帽层，所述盖帽层的材料为非晶半导体 材料。
[00%]与现有技术相比，本发明的技术方案具有W下优点：
[0027] 本发明的技术方案中，在半导体衬底上形成栅极结构之后，在栅极结构两侧的半 导体衬底内形成凹槽，在凹槽内形成应力层，然后形成覆盖所述应力层栅极结构的非晶半 导体材料层；对所述非晶半导体材料层进行平坦化形成表面与栅极结构顶部表面齐平的非 晶半导体层；然后对所述非晶半导体层进行湿法刻蚀，形成位于应力层表面的盖帽层。由 于所述非晶半导体材料层不存在晶格结构，所W不会在非晶半导体材料层和应力层的界面 上出现晶格不匹配等问题，所W不会对应力层施加晶格应力，影响应力层对沟道区域施加 的应力，并且，可W使最终形成的盖帽层的表面平坦。由于所述非晶半导体层不具有晶格结 构，所W，所述湿法刻蚀工艺在各个方向上具有均匀的刻蚀速率，并且，由于位于栅极结构 两侧的非晶半导体层的表面齐平，所W，最终刻蚀非晶半导体层剩余的位于栅极结构两侧 的盖帽层的厚度一致，且表面平坦。后续在所述盖帽层表面形成金属层，使所述金属层与盖 帽层反应形成金属娃化物层，作为晶体管的源极、漏极表面的接触层，与现有技术相比，所 述盖帽层的表面平坦，从而可W降低形成的接触层的接触电阻，提高形成的晶体管的性能。
[0028] 进一步的，形成所述非晶半导体材料层的反应溫度为250°C~450°C，沉积溫度较 低，不会使下方的应力层的应力被释放，可W保持应力层对沟道区域施加较大的应力作用。
【附图说明】
[0029] 图1至图9是本发明的实施例的晶体管的形成过程的结构示意图。
【具体实施方式】
[0030] 如【背景技术】中所述，现有技术形成的源极和漏极表面会具有凹陷，使得源极和漏 极的表面接触电阻较高，影响晶体管性能。
[0031] 研究发现，目前采用应力工程形成晶体管的源极和漏极的过程中，所述源极和漏 极的应力材料的形成过程一般包括种子层、位于种子层表面的体层和位于体层表面的盖帽 层。所述盖帽层的材料一般为外延娃或具有渗杂离子的外延娃层，但是在形成所述盖帽层 的过程中，所述盖帽层内往往会出现凹陷。发明人研究发现，所述盖帽层内出现凹陷主要是 由于，盖帽层与应力层之间存在晶格不匹配的问题，在盖帽层的形成过程中，导致盖帽层的 沉积质量较差，使得最终形成的盖帽层表面会出现凹陷。
[0032] 本发明的实施例中，在应力层形成非晶半导体材料作为盖帽层，避免盖帽层与应 力层之间的晶格不匹配问题，从而提高形成的盖帽层的表面平整度，进而提高形成的晶体 管的性能。
[0033