薄膜晶体管及其制作方法、阵列基板、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及薄膜晶体管及其制作方法、阵列基板、显示装置。
【背景技术】
[0002]与非晶硅(a-Si)薄膜晶体管相比，多晶硅尤其是低温多晶硅薄膜晶体管具有更高的电子迀移率、更好的液晶特性以及较少的漏电流，已经逐渐取代非晶硅薄膜晶体管，成为薄膜晶体管的主流。
[0003]目前，现有的多晶硅薄膜晶体管的结构如图1所示，包括衬底基板1、位于衬底基板I上的有源层2、位于有源层2上的栅极绝缘层3、位于栅极绝缘层3上的栅极4、位于栅极4上的介质层5、与有源层同层且相对设置的用于与源极电性相连的源极区域6和用于与漏极电性相连的漏极区域7、以及位于介质层5上的源极8和漏极9;且源极8和漏极9分别通过贯穿介质层5和栅极绝缘层3的过孔与源极区域6和漏极区域7电连接。
[0004]在上述多晶硅薄膜晶体管中，由于薄膜晶体管栅极4与有源层2之间的沟道存在偏移区(offset)P，使得offset区域的沟道不能接收到栅极的电压作用，增大了载流子传输的电阻，减小了薄膜晶体管的开态电流。
[0005]因此，如何改善多晶硅薄膜晶体管的开态电流是本领域技术人员亟待解决的技术问题。
【发明内容】
[0006]本发明提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以增大薄膜晶体管的开态电流，提高薄膜晶体管的电流特性。
[0007]本发明实施例提供了一种薄膜晶体管，包括:
[0008]衬底基板，设置在所述衬底基板上方的栅极绝缘层和栅极；
[0009]其中，在所述栅极绝缘层与栅极之间还设置有导电层；
[0010]其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
[0011]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括:设置在所述衬底基板和所述栅极绝缘层之间的有源层。
[0012]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述导电层在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影重叠。
[0013]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，所述导电层的材料包括具有导电性的碳材料、金属材料或金属氧化物。
[0014]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括:与所述有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
[0015]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括:位于所述栅极上方的源极和漏极。
[0016]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管中，还包括:位于所述源极和所述漏极与所述栅极之间的层间介质层;其中，
[0017]所述源极通过贯穿所述层间介质层和栅极绝缘层中的第一过孔与所述源极区域电性相连，所述漏极通过贯穿所述层间介质层和栅极绝缘层中的第二过孔与所述漏极区域电性相连。
[0018]相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种薄膜晶体管。
[0019]在一种可能的实施方式中，本发明实施例提供的上述阵列基板中，还包括:依次位于所述薄膜晶体管上方的平坦层和像素电极层;其中，
[0020]所述像素电极通过接触孔与所述薄膜晶体管中的漏极电性相连。
[0021]相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种阵列基板。
[0022]相应地，本发明实施例还提供了一种薄膜晶体管的制作方法，该方法包括:
[0023]在衬底基板上形成栅极绝缘层的图案；
[0024]在所述栅极绝缘层上形成导电层；
[0025]在所述导电层上形成栅极的图案；
[0026]采用构图工艺处理所述导电层并形成导电层的图案，使得所述导电层的图案在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。
[0027]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成所述栅极绝缘的图案之前，该方法还包括:在所述衬底基板上形成有源层的图案。
[0028]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述导电层的图案在所述衬底基板上的投影与所述有源层在所述衬底基板上的投影重叠。
[0029]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，采用构图工艺处理所述导电层并形成导电层的图案，包括:
[0030]采用等离子体工艺对所述导电层进行等离子轰击，使得所述导电层的图案在所述衬底基板上的投影大于所述有源层在所述衬底基板上的投影。
[0031]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成有源层的同时，形成与所述有源层同层且相对设置的用于与即将形成的源极电性相连的源极区域和用于与即将形成的漏极电性相连的漏极区域。
[0032]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，形成所述栅极的图案之后，形成源极和漏极的图案。
[0033]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，在形成所述栅极的图案之后，在形成源极和漏极的图案之前，还包括:
[0034]形成覆盖所述栅极的层间介质层；
[0035]形成贯穿所述层间介质层和栅极绝缘层中的第一过孔和第二过孔，所述第一过孔用于使即将形成的源极与所述源极区域电性相连，所述第二过孔用于使即将形成的漏极与所述漏极区域电性相连。
[0036]在一种可能的实施方式中，本发明实施例提供的上述薄膜晶体管的制作方法中，所述导电层的材料包括具有导电性的碳材料、金属材料或金属氧化物。
[0037]本发明有益效果如下:
[0038]本发明实施例提供的上述薄膜晶体管及其制作方法、阵列基板、显示面板，包括衬底基板，形成在所述衬底基板上方的栅极绝缘层，以及形成在所述栅极绝缘层上方的栅极，其中还包括设置在所述栅极绝缘层与栅极之间的导电层;其中，所述导电层在所述衬底基板上的投影大于所述栅极在所述衬底基板上的投影。与现有技术相比，本发明实施例提供的薄膜晶体管中，通过在栅极绝缘层和栅极之间设置导电层，且导电层位于衬底基板上的投影大于所述栅极在所述衬底基板上的投影，因此导电层在衬底基板上的投影覆盖栅极在衬底基板上的投影，即导电层的截面宽度大于栅极的截面宽度，使得栅极与薄膜晶体管的有源层之间的offset区域中存在与栅极电性相连的导电层，当栅极中存在电压时，可以通过导电层的作用增加了offset区域的电压，减小了载流子的电阻，从而增加了薄膜晶体管的开态电流，提尚了薄I吴晶体管的电流特性。
【附图说明】
[0039]图1为现有技术提供的一种薄膜晶体管的结构示意图；
[0040]图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
[0041]图3为本发明实施例提供的第二种薄膜晶体管的结构示意图；
[0042]图4为本发明实施例提供的第三种薄膜晶体管的结构示意图；
[0043]图5为本发明实施例提供的一种薄膜晶体管的制作方法的流程示意图；
[0044]图6a至图6j为本发明实施例提供的薄膜晶体管的制作方法对应的结构示意图；
[0045]图7为本发明实施例提供的一种阵列基板的结构示意图。
【具体实施方式】
[0046]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0047]下面结合附图，对本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置的【具体实施方式】进行详细地说明。
[0048]其中，附图中各膜层厚度和形状不反映薄膜晶体管的真实比例，目的只是示意说明本
【发明内容】
。
[0049]参见图2，本发明实施例提供的一种薄膜晶体管，包括:
[0050]衬底基板01，设置在衬底基板01上方的栅极绝缘层03和栅极04;
[0051]其中，在栅极绝缘层03与栅极04之间还设置有导电层05;其中，导电层05在衬底基板上的投影大于栅极04在衬底基板上的投