在缓冲层中具有开口的集成扇出结构的制作方法
【专利说明】
[0001] 本申请是 2013 年 9 月 11 日提交的标题为" Integrated Fan-〇ut Structure with Guiding Trenches in Buffer Layer"的美国专利申请第14/024, 311号的部分继续申请， 其全部内容结合于此作为参考。
技术领域
[0002] 本发明总体涉及半导体领域，更具体地，涉及半导体的封装。
【背景技术】
[0003] 随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，更多功能需要被 集成到半导体管芯中。因此，半导体管芯需要将越来越多的I/O焊盘封装到更小的区域中， 因此I/O焊盘的密度随着时间迅速提升。结果，半导体管芯的封装变得更加困难，这会不利 地影响封装的产量。
[0004] 传统的封装技术可以被划分为两类。在第一类中，晶圆上的管芯在它们被切割之 前封装。这种封装技术具有一些有利的特征，诸如更大的生长量和更低的成本。此外，需要 较少的底部填充物或模塑料。然而，这种封装技术还具有缺陷。如前所述，管芯的尺寸变得 越来越小，并且对应的封装仅可为扇入型封装，其中，每个管芯的I/O焊盘都被限于直接位 于对应管芯的表面上方的区域。由于管芯的面积有限，I/O焊盘的数量由于I/O焊盘的间 距限制而受到限制。如果焊盘的间距减小，则会发生焊料桥接。因此，在要求焊球尺寸固定 的条件下，焊球必须具有特定的大小，这又会限制可以封装到管芯表面上的焊球的数量。
[0005] 在另一类封装中，管芯在它们被封装之前被切割与晶圆分离，并且仅封装"已知良 好管芯"。这种封装技术的优势在于可以形成扇出封装件，这意味着管芯上的I/O焊盘可以 被重新分布到比管芯大的区域，因此可以增加封装到管芯表面上的I/O焊盘的数量。
【发明内容】
[0006] 根据本发明的一个方面，提供了一种结构，包括第一封装件。该第一封装件包括： 模塑料；通孔，穿过模塑料；器件管芯，模制在模塑料中；以及缓冲层，位于模塑料上并且接 触模塑料，开口穿过缓冲层到达通孔，缓冲层在与模塑料和缓冲层之间的界面平行的平面 中以及环绕开口的周围具有波纹。
[0007] 优选地，第一封装件还包括位于缓冲层上的层压膜，缓冲层设置在层压膜和模塑 料之间，开口穿过层压膜。
[0008] 优选地，波纹周期性地排布在开口的周围。
[0009] 优选地，波纹的波峰-波谷的高度包括在0? 2 y m和20 y m之间。
[0010] 优选地，波纹的波峰-波峰距离包括在0. 2 y m和20 y m之间。
[0011] 优选地，开口的平均直径包括在10 y m和600 y m之间。
[0012] 优选地，该结构还包括：第二封装件，通过穿过开口的电连接件接合至第一封装 件。
[0013] 优选地，第一封装件还包括从缓冲层的表面延伸到缓冲层中的引导沟槽，其中，引 导沟槽不与器件管芯对准。
[0014] 优选地，引导沟槽形成环形，并且引导沟槽环绕缓冲层的中心部分，同时缓冲层的 中心部分与器件管芯的整体重叠。
[0015] 根据本发明的另一方面，提供了一种结构，包括第一封装件和第二封装件。第一封 装件，包括：模塑料，包括平坦顶面和平坦底面；器件管芯，被模塑料横向密封；通孔，穿过 模塑料；和平坦介电层，位于模塑料的平坦顶面上方并且接触模塑料的平坦顶面，开口穿过 平坦介电层到达通孔，波纹位于平坦介电层并且环绕开口。第二封装件，接合至第一封装 件，外部电连接件将第一封装件电连接至第二封装件，外部电连接件至少部分地设置在开 口中。
[0016] 优选地，第一封装件还包括位于平坦介电层上的层压膜，平坦介电层设置在层压 膜和模塑料之间，开口穿过层压膜。
[0017] 优选地，波纹周期性地排布在开口周围。
[0018] 优选地，引导沟槽位于平坦介电层中并且环绕平面介电层中与器件管芯的区域相 对应的区域。
[0019] 优选地，该结构还包括：底部填充物，至少部分地设置在第一封装件和第二封装件 之间。
[0020] 根据本发明的又一方面，提供了一种方法，包括形成封装件。形成封装件包括：形 成包括器件管芯、模塑料和通孔的组合结构，模塑料在模塑料的第一表面和模塑料的第二 表面之间至少部分横向密封器件管芯，通孔在模塑料中并且从模塑料的第一表面延伸到模 塑料的第二表面；在模塑料的第一表面上形成缓冲层；以及使用激光钻孔形成穿过缓冲层 到达通孔的开口，缓冲层具有位于开口周围的波纹。
[0021] 优选地，形成封装件还包括：在缓冲层上形成层压膜，形成开口还包括：使用激光 钻孔形成穿过层压膜的开口。
[0022] 优选地，激光钻孔包括：以相对于缓冲层的暴露表面的法线的入射角度0使用激 光，激光的光波长为X，波纹具有按照
?定义的波峰-波峰距离A。
[0023] 优选地，波纹周期性排布在开口周围。
[0024] 优选地，从由355nm、532nm、1064nm、9. 4 y m和它们的组合组成的组中选择激光钻 孔中使用的激光的波长。
[0025] 优选地，形成封装件还包括在缓冲层中形成引导沟槽。
【附图说明】
[0026] 为了更好地理解实施例及其优势，结合附图进行以下描述，其中：
[0027] 图1至图12以及图13A是根据一些示例性实施例的制造集成扇出通孔（TIV)封 装件的中间阶段的截面图；
[0028] 图13B至图13D是根据一些示例性实施例的形成在TIV封装件中的开口的示图；
[0029] 图13E至图13J是根据一些示例性实施例的形成在TIV封装件中的具有可变尺寸 的开口的布局图；
[0030] 图14A和图14B分别示出了根据一些示例性实施例的TIV封装件的截面图和顶视 图。
[0031] 图15示出了 TIV封装件与顶部封装件的接合；以及
[0032] 图16示出了根据一些可选示例性实施例的TIV封装件和顶部封装件之间的间隙 中的底部填充物的分配。
【具体实施方式】
[0033] 以下详细讨论本公开实施例的制造和使用。然而，应该理解，实施例提供了许多可 在各种特定条件下具体化的可应用概念。所讨论的特定实施例是示意性的而不用于限制本 公开的范围。
[0034] 根据各个示例性实施例提供了包括通孔的集成扇出（InFO)封装件及其形成方 法。示出了形成InFO封装件的中间阶段。讨论了实施例的变化。在各个示图和所示实施 例中，类似的参考标号用于表示类似的元件。
[0035] 图1至图12、图13A、图14A、图15和图16是根据一些示例性实施例的制造封装结 构的中间阶段的截面图。参照图1，设置载体20,并且粘合层22设置在载体20上。载体20 可以是空白玻璃载体、空白陶瓷载体等。粘合层22可以由诸如紫外线（UV)凝胶、光热转换 (LTHC)凝胶等的粘合剂形成，尽管也可以使用其他类型的粘合剂。
[0036] 参照图2,缓冲层24形成在粘合层22上方。缓冲层24是介电层，其可以是包括聚 合物的聚合物层。聚合物例如可以为聚酰亚胺、聚苯并恶唑（PB0)、苯并环丁烯（BCB)、味之 素增强膜（ABF)、阻焊膜（SR)等。缓冲层24是具有均匀厚度的平坦层，其中，厚度T1可以 大于约2 ym，并且可以在大约2 ym和大约40 ym之间。缓冲层24的顶面和底面也是平坦 的。
[0037] 例如通过物理汽相汽相沉积（PVD)或金属箱层压，晶种层26形成在缓冲层24上。 晶种层26可以包括铜、铜合金、铝、钛、钛合金或它们的组合。在一些实施例中，晶种层26 包括钛层26A和位于钛层26A上方的铜层26B。在可选实施例中，晶种层26是铜层。
[0038] 参照图3,光刻胶28被涂覆在晶种层26上方，然后被图案化。结果，在光刻胶28 中形成开口 30,通过开口露出晶种层26的一些部分。
[0039] 如图4所示，通过镀（可以为电镀或无电镀）在光刻胶28中形成金属部件32。金 属部件32被镀在晶种层26的暴露部分上。金属部件32包括铜、铝、钨、镍、焊料或它们的合 金。金属部件32的顶视图形状可以为矩形、正方形、圆形等。通过随后放置的管芯34(图 7)的厚度来确定金属部件32的高度，在一些实施例中，金属部件32的高度大于管芯34的 厚度。在镀了金属部件32之后，去除光刻胶28,并且在图5中示出了所得到的结构。在去 除光刻胶28之后，露出晶种层26中被光刻胶28覆盖的部分。
[0040] 参照图6,执行蚀刻步骤以去除晶种层26的暴露部分，其中蚀刻可以是各向异性 蚀刻。另一方面，晶种层26中与金属部件32重叠的部分保持不被蚀刻。在整个描述中，金 属部件32和晶种层26的剩余下部被统称为InFO通孔（TIV) 33,其也被称为通孔33。尽管 晶种层26被示为与金属部件32分离的层，但当晶种层26由与对应上方的金属部件32类 似或相同的材料