具有场电极的晶体管器件的制作方法
【技术领域】
[0001]本公开总体上涉及晶体管器件，具体地，涉及包括场电极的晶体管器件。
【背景技术】
[0002]例如，诸如MOSFET(金属氧化物半导体场效应晶体管)的晶体管器件被广泛用作汽车、工业或家用领域的不同类型的电子应用中的开关。晶体管器件的一个关键参数是电压闭锁功能，其限定晶体管器件可以在截止(关闭)状态下承受的最大电压电平。另一个关键参数是特定导通电阻(Ron X A)，其是导通状态(打开状态)的电阻与要求实现晶体管器件的芯片面积的乘积。
[0003]持续要求以给定的电压闭锁能力降低特定导通电阻的晶体管器件的设计。
【发明内容】
[0004]—个实施例涉及一种晶体管器件。该晶体管器件包括:多个场结构，在半导体本体中限定多个半导体台面区域(mesa reg1n)，并且每一个均包括场电极和场电极电介质；多个栅极结构，位于每一个半导体台面区域中，其中每个栅极结构均包括栅电极和栅极电介质，并且布置在半导体台面区域的沟槽中。晶体管器件还包括多个本体区域、多个源极区域、以及漂移区域，其中每个本体区域均邻接多个栅极结构中的至少一个结构的栅极电介质，并且位于多个源极区域中的一个源极区域和漂移区域之间。
【附图说明】
[0005]以下参照附图解释示例。附图用于示出特定的原理，使得仅示出用于理解这些原理的那些方面。附图没有按比例绘制。在附图中，相同的参考标号表示类似的部件。
[0006]图1示出了根据一个实施例的晶体管器件的垂直截面图；
[0007]图2示出了图1所示晶体管器件中的一个台面区域中的栅极结构的放大图；
[0008]图3A至图3E示出了根据一个实施例的一个晶体管器件的不同垂直和水平截面图；
[0009]图4示出了多个场结构的一个实施例；
[0010]图5示出了多个场结构的另一实施例；以及
[0011]图6示出了根据另一实施例的晶体管器件的垂直截面图。
【具体实施方式】
[0012]在以下详细描述中，对附图进行参照。附图形成说明书的一部分别并且示出了可以实践本发明的具体实施例。应该理解，本文描述的各个实施例的特征可以相互组合，除非另有指定。
[0013]图1示出了根据一个实施例的晶体管器件的一个区域(部分)的垂直截面图。晶体管器件包括半导体本体100，其具有第一表面101以及与第一表面101相对的第二表面102。半导体本体100可以包括传统的半导体材料，诸如硅(Si)、碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等。
[0014]参照图1，晶体管器件包括多个场结构30。这些场结构30在半导体本体中限定多个半导体台面区域110，并且每一个都包括场电极31和场电极电介质32。每个场结构的场电极电介质32均将对应的场电极31与半导体本体100绝缘。这些场结构30中的每一个都布置在从第一表面101延伸到半导体本体100中的沟槽中。多个台面区域110中的每一个都是半导体本体100位于两个相邻场结构30之间的区域。为了解释的目的，图1仅示出了通过三个场结构30限定的两个半导体台面区域110。然而，整体的晶体管器件可以包括多达几万个、甚至几十万个半导体台面区域110。
[0015]场电极31可以包括传统的电极材料，诸如金属或重掺杂多晶硅半导体材料(诸如多晶硅)。场电极电介质32可以包括传统的介电材料，诸如氧化物、氮化物或它们的组合。
[0016]参照图1，在每个半导体台面区域110中，具有多个栅极结构20。每个栅极结构20均包括栅电极21和栅极电介质22。每个栅极结构的栅极电介质22均将对应的栅电极21与半导体本体100电绝缘。栅电极21可以包括传统的电极材料，诸如金属或重掺杂多晶硅半导体材料(诸如多晶硅)。每个栅极结构20均布置在从第一表面101延伸到半导体本体100中的沟槽中。在图中所示的实施例中，容纳栅极结构20的沟槽不同于容纳场结构30的沟槽。在图1所示实施例中，每个台面区域I1均包括三个栅极结构20。然而，这仅仅是示例。通常，每个台面区域110包括两个以上的栅极结构20。多个台面区域110中的每一个均可以包括相同数量的栅极结构20。根据另一实施例，栅极结构20的数量可以在个别的台面区域110中不同。
[0017]参照图1，晶体管器件还在每个台面区域110中包括多个本体区域12、多个源极区域13和部分漂移区域11。多个本体区域12中的每一个均与至少一个栅电极12相邻并通过对应的栅极电介质22与至少一个栅电极21电绝缘。此外，每个本体区域12均将多个源极区域13中的对应一个与漂移区域11分离。根据一个实施例，每个本体区域12均与漂移区域11形成pn结。
[0018]晶体管器件还包括漏极区域14。参照图1，漏极区域14可以在本体区域12的相对侧上邻接漂移区域11。根据另一实施例(未示出)，与漂移区域11具有相同掺杂类型但比漂移区域11更加重掺杂的场停止区域被布置在漂移区域11和漏极区域14之间。
[0019]在图1所示实施例中，在半导体本体100的垂直方向上，各场结构30与漏极区域14隔开。根据另一实施例(未示出)，在半导体本体100的垂直方向上，场结构30延伸到漏极区域14中。半导体本体100的“垂直方向”是分别垂直于第一表面101和第二表面102的方向。
[0020]参照图1，各栅电极21电连接至栅极节点G，各源极区域13电连接至源极节点S，以及漏极区域14电连接至漏极节点D。这些电连接仅在图1中示意性示出。根据一个实施例，不仅源极区域13，而且本体区域12也连接至源极节点S。然而，本体区域12和源极节点S之间的这种连接在图1中未示出。这些电连接可以以第一表面101的顶部上的布线(金属化)层来实施。这些布线层可以通过绝缘层相互绝缘且与半导体本体100绝缘。具体地，晶体管可以包括直接位于第一表面101上的钝化(绝缘)层。源极区域13和栅电极31可以通过钝化层中的过孔连接至对应的布线层。然而，这些布线层、过孔和绝缘层在图1中未示出。
[0021]图1所示的晶体管器件是FET (场效应晶体管)，更具体地是MOSFET (金属氧化物半导体场效应晶体管)。应该注意，术语MOSFET在本文用于表示具有绝缘栅电极的任何类型的场效应晶体管(通常称为IGFET)，而与栅电极21包括金属或者另一种类型的导电材料无关，并且与栅极电介质22包括氧化物或者另一种类型的介电绝缘材料无关。晶体管器件可以实施为η型MOSFET或ρ型M0SFET。在η型MOSFET中，源极区域13、漂移区域11和漏极区域14是η掺杂的，而本体区域12是ρ掺杂的。在ρ型MOSFET中，源极区域13、漂移区域11和漏极区域14是ρ掺杂的，而本体区域12是η掺杂的。此外，MOSFET可以实施为增强MOSFET或耗尽M0SFET。在增强MOSFET中，本体区域12邻接栅极电介质22。在耗尽MOSFET中，在栅极电介质22和本体区域12之间沿着各栅极电介质22具有与源极区域13、漂移区域11和漏极区域14相同的掺杂类型的沟道区域(未示出)。每个沟道区域均沿着一个栅极电介质从一个源极区域13延伸到漂移区域。根据又一实施例，晶体管器件被实施为IGBT(绝缘栅型双极晶体管)。在这种情况下，漏极区域14具有与漂移区域11的掺杂类型互补的掺杂类型(在IGBT中，漏极区域通常被称为发射极区域)。
[0022]图1所示的晶体管器件可以类似于传统的FET进行操作。S卩，晶体管器件可以通过分别向栅极节点G和栅电极21施加适当的驱动电位来导通和截止。仅为了说明的目的，假设晶体管器件被实施为η型M0SFET。在导通状态下，施加给栅极节点G的驱动电位在源极区域13和漂移区域11之间的本体区域12中沿着各栅极电介质22生成反转沟道。通过这些反转沟道，电荷载体(η型MOSFET中为电子)可以从源极区域13通过本体区域12和漂移区域11流动到漏极区域14。在截止状态下，施加给栅极节点G