多阈值电压器件以及相关联的技术和结构的制作方法
【专利说明】多阈值电压器件以及相关联的技术和结构
[0001]相关申请的交叉引用
[0002]本申请要求享有于2013年12月16日提交的、名称为“MULT1-THRESHOLD VOLTAGEDEVICES AND ASSOCIATED TECHNIQUES AND CONFIGURAT1NS” 的美国申请N0.14/108，265的优先权，该美国申请以全文引用的方式并入本文中。
技术领域
[0003]本公开内容的实施例总体上涉及集成电路的领域，更具体而言，涉及多阈值电压器件以及相关联的技术和结构。
【背景技术】
[0004]可以通过晶体管的阈值电压(Vth)来调制晶体管漏电和开关速度。新兴电路可以利用具有多个阈值电压的晶体管来优化功率耗散和时钟频率。例如，限制电路性能的子电路可以使用较低Vth的晶体管来提高开关速度，并且并不限制电路性能的子电路可以使用较高Vth的晶体管来减小功率损耗。调制晶体管的阈值电压的传统方法可以基于用不同量的杂质来掺杂沟道区。例如，如果较大数量的P型掺杂剂被注入到沟道中，则η型器件可具有较高的Vth。当不同的晶体管被注入不同水平的沟道掺杂剂时，可以实现不同的阈值电压。然而，掺杂沟道(例如，通过注入)可能会不利地影响对于给定漏电电平的晶体管的开关速度。掺杂剂原子可以散射移动电荷载流子，减小了载流子电荷迀移率。此外，晶体管性能变化可以随着增加的掺杂剂水平而加大。例如，Vth的变化可以随着由于随机的掺杂剂波动而增加的掺杂剂水平而加大。
【附图说明】
[0005]结合附图根据以下【具体实施方式】将容易理解实施例。为了便于进行描述，相似的附图标记指代相似的结构元件。以举例的方式而并非以限制的方式在附图的图中例示实施例。
[0006]图1示意性地例示了根据某些实施例的晶圆形式和单体化形式的示例性管芯的顶视图。
[0007]图2示意性地例示了根据某些实施例的集成电路(IC)组件的横截面侧视图。
[0008]图3示意性地例示了根据某些实施例的具有各个阈值电压的晶体管器件的示例性能带图。
[0009]图4示意性地例示了根据某些实施例的具有各个阈值电压的晶体管在制造的各个阶段期间的横截面侧视图。
[0010]图5示意性地例示了根据某些实施例的用于形成图4中的晶体管器件的示例性图案化技术。
[0011]图6示意性地例示了根据某些实施例的具有各个阈值电压的晶体管器件的另一个示例性能带图。
[0012]图7示意性地例示了根据某些实施例的具有各个阈值电压的晶体管器件在制造的各个阶段期间的横截面侧视图。
[0013]图8示意性地例示了根据某些实施例的用于形成图7中的晶体管器件的示例性图案化技术。
[0014]图9示意性地例示了根据某些实施例的具有各个阈值电压的晶体管器件的另一个示例性能带图。
[0015]图10示意性地例示了根据某些实施例的具有各个阈值电压的晶体管器件在制造的各个阶段期间的横截面侧视图。
[0016]图11示意性地例示了根据某些实施例的制造具有各个阈值电压的晶体管器件的方法的流程图。
[0017]图12示意性地例示了根据某些实施例的可以包括如本文中所描述的具有各个阈值电压的晶体管器件的示例性系统。
【具体实施方式】
[0018]本公开内容的实施例描述了多阈值电压器件以及相关联的技术和结构。在以下【具体实施方式】中，参考了构成【具体实施方式】的一部分的附图，其中，相似的附图标记在通篇中指代相似的部分，并且其中，仅以其中可以实施本公开内容的主题的说明实施例的方式示出。应当理解的是，在不背离本公开内容的范围的情况下，可以利用其它实施例，并且可以做出结构变化或逻辑变化。因此，并非在限制意义上采用以下【具体实施方式】，并且由所附权利要求书及其等效方案来限定实施例的范围。
[0019]出于本公开内容的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C"表示 “(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
[0020]说明书可以使用基于视角的描述，例如顶部/底部、侧、上方/下方、等等。这些描述仅用于方便讨论，而并非旨在将本文中所描述的实施例的应用限制到任何特定的方位。
[0021]说明书可以使用短语“在一个实施例中”、或者“在实施例中”，其可以分别指代相同或不同实施例中的一个或多个。此外，如针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等等含义相同。
[0022]本文中可以使用术语“与……耦合”及其派生物。“親合”可以表示以下概念中的一个或多个概念。“親合”可以表示两个或更多个元件直接物理接触或电接触。然而，“耦合”也可以表示两个或更多个元件彼此间接接触，但依然彼此协作或相互作用，并可以表示一个或多个其它元件在所述彼此耦合的元件之间耦合或连接。术语“直接耦合”可以表示两个或更多个元件直接接触。
[0023]在各实施例中，短语“第一部件形成、沉积、或者设置在第二部件上”可以表示第一部件形成、沉积、或设置在第二部件上方，并且第一部件的至少一部分可以与第二部件的至少一部分直接接触(例如，直接物理接触和/或电接触)或间接接触(例如，在第一部件与第二部件之间具有一个或多个其它部件)。
[0024]如本文中所使用的，术语“模块”可以指代以下部件、以下部件的一部分、或者包括以下部件:专用集成电路(ASIC)、电子电路、处理器(共享、专用、或组)和/或执行一个或多个软件或固件程序的存储器(共享、专用、或组)、组合逻辑电路、和/或提供所述功能的其它适当的部件。
[0025]图1示意性地例示了根据某些实施例的晶圆形式10和单体化形式100的示例性管芯102的顶视图。在某些实施例中，管芯102可以是由举例来说诸如硅或其它适当的材料之类的半导体材料构成的晶圆11的多个管芯(例如，管芯102、102a、102b)的其中之一。多个管芯可以形成在晶圆11的表面上。管芯中的每个管芯可以是包括有如本文中所描述的多阈值电压晶体管器件的半导体产品的重复单元。例如，管芯102可以包括具有晶体管元件的电路，举例来说，该晶体管元件例如是在多阈值电压晶体管器件中为移动电荷载流子提供沟道路径的一个或多个沟道体104(例如，鳍状结构、纳米线、等等)。尽管在图1中以横贯管芯102的大部分的行描绘了一个或多个沟道体104，但应当理解，在其它实施例中可以以管芯102上的各种其它适当的布置中的任何布置来配置一个或多个沟道体104。
[0026]在完成被包含在管芯中的半导体产品的制造工艺之后，晶圆11可以经历单体化过程，其中，管芯中的每个管芯(例如，管芯102)彼此分隔开，以提供半导体产品的分立的“芯片” ο晶圆11可以是多个尺寸中的任何尺寸。在某些实施例中，晶圆11具有从大约25.4mm到大约450mm的范围内的直径。在其它实施例中，晶圆11可以包括其它尺寸和/或其它形状。根据各实施例，一个或多个沟道体104可以以晶圆形式10或单体化形式100被设置在半导体衬底上。本文中所描述的一个或多个沟道体104可以被并入用于逻辑单元或存储器或其组合的管芯102中。在某些实施例中，一个或多个沟道体104可以是片上系统(SoC)组件的部分。
[0027]图2示意性地例示了根据某些实施例的集成电路(IC)组件200的横截面侧视图。在某些实施例中，IC组件200可以包括与封装衬底121电耦合和/或物理耦合的一个或多个管芯(下文中被称为“管芯102”)。管芯102可以包括一个或多个沟道体(例如，图1中的一个或多个沟道体104)，该一个或多个沟道体充当如本文中所描述的多阈值电压晶体管器件的沟道体。在某些实施例中，如可见的，封装衬底121可以与电路板122电耦合。
[0028]管芯102可以表示采用半导体制造技术(例如，结合形成CMOS器件所使用的薄膜沉积、光刻、蚀刻等等)来由半导体材料(例如，硅)制成的分立产品。在某些实施例中，在某些实施例中，管芯102可以是处理器、存储器、SoC或ASIC、可以包括它们或者可以是它们的一部分。在某些实施例中，电绝缘材料(举例来说，例如，模塑料或底部填充材料(未示出))可以包封管芯级互连结构106和/或管芯102的至少一部分。
[0029]管芯102可以根据各种适当的配置(例如包括，与倒装芯片结构中的封装衬底121直接耦合)而附接到封装衬底121，如所描绘的。在倒装芯片配置中，使用诸如凸块、柱、或者也可以使管芯102与封装衬底121电耦合的其它适当的结构之类的管芯级互连结构106，包括有电路的管芯102的有源侧SI附接到封装衬底121的表面。管芯102的有源侧SI可以包括如本文中所描述的多阈值电压晶体管器件。如可见的，无源侧S2可以被设置为与有源侧SI相对。
[0030]在某些实施例中，管芯级互连结构106可以被配置为在管芯102与其它电器件之间路由电信号。电信号例如可以包括结合管芯102的操作使用的输入/输出(I/O)信号和/或电源/地信号。
[0031]在某些实施例中，封装衬底121是具有核和/或层积层的基于环氧树脂的层叠衬底(举例来说，例如味之素增强膜(ABF)衬底)。在其它实施例中，封装衬底121可以包括其它适当类型的衬底，例如包括由玻璃、陶瓷、或半导体材料构成的衬底。
[0032]封装衬底121可以包括被配置为将电信号路由到管芯102或者从管芯102路由电信号的电路由部件。电路由部件例如可以包括被设置在封装衬底121的一个或多个表面上的焊盘或迹线(未示出)和/或内部路由部件(未示出)，举例来说，例如沟槽、过孔、或用于将电信号路由通过封装衬底121的其它互连结构。例如，在某些实施例中，封装衬底121可以包括电路由部件，例如被配置为接收管芯102的相应的管芯级互连结构106的焊盘(未示出)。
[0033]电路板122可以是由诸如环氧树脂层叠体之类的电绝缘材料组成的印刷电路板(PCB)0例如，电路板122例如可以包括电绝缘层，其例如由以下材料组成:聚四氟乙烯、诸如阻燃剂4(FR4)、FR1、棉纸之类的酚醛树脂棉纸材料、诸如CEM-1或CEM-3之类的环氧树脂材料或者利用环氧树脂预浸材料来层叠在一起的编织玻璃材料。可以通过电绝缘层来形成诸如迹线、沟槽、过孔之类的互联结构(未示出)，从而使管芯102的电信号路由通过电路板122。在其它实施例中，电路板122可以由其它适当的材料组成。在某些实施例中，电路板122是母板(例如，图12的母板1002)。
[0034]封装级互连件(举例来说，例如焊球112)可以耦合到封装衬底121上和/或电路板122上的一个或多个焊盘(下文中称为“焊盘110”)以形成对应的焊接点，该焊接点被配置为在封装衬底121与电路板122之间路由电信号。焊盘110可以由任何适当的导电材料(例如，金属，其例如包括镍(Ni)、铂(Pd)、金(Au)、银(Ag)、铜(Cu)、及其组合)组成。可以在其它实施例中使用用于使封装衬底121与电路板122物理和/或电耦合的其它适当的技术。
[0035]在其它实