Ldmos晶体管的形成方法及ldmos晶体管的制作方法
【专利摘要】一种LDMOS晶体管的形成方法及LDMOS晶体管，其中LDMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有鳍部，所述鳍部内具有阱区；在所述鳍部内形成漂移区，所述阱区包围所述漂移区；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的顶部和侧壁，所述栅极结构部分覆盖所述漂移区；在所述栅极结构两侧的鳍部内形成源极材料层和漏极材料层，所述漏极材料层在所述漂移区内；对所述源极材料层和漏极材料层进行离子注入，形成源极和漏极。采用本发明的方法能够提高LDMOS晶体管的性能。
【专利说明】
LDMOS晶体管的形成方法及LDMOS晶体管
技术领域
[0001]本发明涉及半导体领域，尤其涉及LDMOS晶体管的形成方法及LDMOS晶体管。
【背景技术】
[0002]横向扩散金属氧化物半导体晶体管(Lateral Diffus1n MOS, LDMOS)，由于具备高击穿电压，与CMOS工艺兼容的特性，被广泛应用于功率器件中。与传统MOS晶体管相比，LDMOS器件在漏区与栅极之间至少有一个隔离结构。LDMOS接高压时，通过该隔离结构来承受较高的电压降，获得高击穿电压的目的。
[0003]现有技术公开了一种鳍式LDMOS晶体管，上述鳍式LDMOS晶体管的形成方法如下:
[0004]参考图1和图2，提供半导体衬底10，所述半导体衬底具有第一鳍部111、第二鳍部112和位于第一鳍部111和第二鳍部112之间的第三鳍部113。第三鳍部113的长度远小于第一鳍部111和第二鳍部112。
[0005]在第一鳍部111和第三鳍部113之间形成第一浅沟槽隔离结构121，第二鳍部112和第三鳍部113之间形成第二浅沟槽隔离结构122。第一浅沟槽隔离结构121和第二浅沟槽隔离结构122的高度低于第一鳍部111至第三鳍部113的高度。
[0006]形成横跨第一鳍部111的第一栅极结构131，所述第一栅极结构131覆盖第一鳍部111的顶部和侧壁。第一栅极结构131还覆盖部分第一浅沟槽隔离结构121。其中，第一栅极结构131为多晶硅栅极结构，包括第一氧化硅层(图未示)和位于第一氧化硅层上第一多晶娃层。
[0007]形成横跨第二鳍部112的第二栅极结构132，所述第二栅极结构132覆盖第二鳍部112的顶部和侧壁。第二栅极结构132还覆盖部分第二浅沟槽隔离结构122。第二栅极结构132也为多晶硅栅极结构，包括第二氧化硅层(图未示)和位于第二氧化硅层上第二多晶娃层。
[0008]参考图3，在第一栅极结构131 —侧的第一鳍部111内形成第一源极凹槽141a，在第二栅极结构132 —侧的第二鳍部112内形成第二源极凹槽142a。在第三鳍部113内形成漏极凹槽15a。
[0009]参考图4，在第一源极凹槽141a (参考图3)、第二源极凹槽142a (参考图3)形成锗硅层，接着对所述锗硅层进行离子注入，分别对应形成第一源极141和第二源极142。在漏极凹槽15a中形成锗硅层，对漏极凹槽的锗硅层进行离子注入，形成漏极15。其中锗硅层都高于各鳍部，对应形成的源极和漏极也都高于各鳍部。
[0010]接着，参考图5，形成介质层16，覆盖第一鳍部111、第一源极141、第一栅极结构131、第一浅沟槽隔离结构121、漏极15、第三鳍部113、第二浅沟槽隔离结构122、第二栅极结构132、第二源极142和第二鳍部112。
[0011]接着，参考图6，去除第一栅极结构131，在介质层内形成第一栅极结构凹槽171a，所述第一栅极结构凹槽171a底部露出第一鳍部111和部分第一浅沟槽隔离结构121。去除第二栅极结构132，在介质层内形成第二栅极结构凹槽172a，所述第二栅极结构凹槽172a底部露出第二鳍部112和部分第二浅沟槽隔离结构122。
[0012]接着参考图7，在第一栅极结构凹槽171a内填充第一铝栅极结构材料层，形成第一铝栅极结构171。其中，第一铝栅极结构171包括第一栅氧层(图未示)和位于第一栅氧层上的第一铝层。在第二栅极结构凹槽172a内填充第二铝栅极结构材料层，形成第二铝栅极结构172。其中，第二铝栅极结构172包括第二栅氧层(图未示)和位于第二栅氧层上的笛一招g
朱 ~- TP /Ζλ O
[0013]当LDMOS晶体管开启时，在漏极15和第一源极141施加电压，电流可由第一源极141流至漏极15的过程中，由于第一浅沟槽隔离结构121的存在，LDMOS晶体管的电场分布被改变，第一浅沟槽隔离结构121承受了较大的电场。在漏极15和第二源极142施加电压，电流可由第二源极142流至漏极15的过程中，由于第二浅沟槽隔离结构122的存在，第二浅沟槽隔离结构122周围的电场分布被改变，第二浅沟槽隔离结构122承受了较大的电场。
[0014]然而，现有技术的鳍式LDMOS晶体管的性能不佳。
【发明内容】
[0015]本发明解决的问题是现有技术的鳍式LDMOS晶体管的性能不佳。
[0016]为解决上述问题，本发明提供一种LDMOS晶体管的形成方法，包括:
[0017]提供半导体衬底，所述半导体衬底具有鳍部，所述鳍部内具有阱区；
[0018]在所述鳍部内形成漂移区，所述阱区包围所述漂移区；
[0019]形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的顶部和侧壁，所述栅极结构部分覆盖所述漂移区；
[0020]在所述栅极结构两侧的鳍部内形成源极材料层和漏极材料层，所述漏极材料层在所述漂移区内；
[0021]对所述源极材料层和漏极材料层进行离子注入，形成源极和漏极。
[0022]可选的，所述漂移区的注入类型与所述阱区的注入类型相反。
[0023]可选的，所述栅极结构为多晶硅栅极结构。
[0024]可选的，形成源极和漏极之后，所述形成方法还包括去除所述多晶硅栅极结构，形成金属栅极结构的步骤。
[0025]可选的，形成所述栅极结构的同时，在所述漂移区上形成第一阻挡层，所述第一阻挡层与所述栅极结构厚度相同，所述第一阻挡层定义所述漏极的位置和宽度。
[0026]可选的，形成所述栅极结构的同时，形成第二阻挡层，所述第二阻挡层在所述栅极结构远离所述漂移区的一侧，所述第二阻挡层与所述栅极结构厚度相同，所述第二阻挡层定义源极的位置和宽度。
[0027]可选的，形成所述栅极结构的同时，在所述漂移区上形成第一阻挡层，并且在所述栅极结构远离所述漂移区的一侧形成第二阻挡层，所述第一阻挡层定义漏极的位置和宽度，所述第二阻挡层定义源极的位置和宽度。
[0028]可选的，形成所述栅极结构的同时形成第一阻挡层和第二阻挡层的方法包括:
[0029]在半导体衬底上形成栅极结构材料层；
[0030]在所述栅极结构材料层上形成图形化的第一掩膜层，所述图形化的第一掩膜层定义所述栅极结构、所述第一阻挡层和所述第二阻挡层；
[0031]以所述图形化的第一掩膜层为掩膜，刻蚀所述栅极结构材料层，形成所述栅极结构、所述第一阻挡层和所述第二阻挡层。
[0032]可选的，形成所述栅极结构、所述第一阻挡层和所述第二阻挡层的步骤后，形成源极材料层和漏极材料层的步骤之前，在所述栅极结构周围、所述第一阻挡层周围和所述第二阻挡层周围形成侧墙。
[0033]可选的，所述第一阻挡层和所述第二阻挡层的材料为多晶硅栅极结构。
[0034]可选的，其特征在于，所述第一阻挡层为分立结构。
[0035]可选的，两个所述LOMOS晶体管共漏极或者分别具有漏极。
[0036]可选的，所述LDMOS晶体管为PMOS晶体管时，所述源极材料层和所述漏极材料层为锗硅层；所述LDMOS晶体管为NMOS晶体管时，所述源极材料层和所述漏极材料层为碳化娃层。
[0037]本发明还提供一种LDMOS晶体管，包括:
[0038]半导体衬底，所述半导体衬底具有鳍部，所述鳍部内具有阱区；
[0039]横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的顶部和侧壁；位于所述栅极结构两侧的半导体衬底内的源极和漏极；
[0040]本发明的LDMOS晶体管还包括:
[0041]漂移区，所述漂移区位于被所述阱区包围，所述栅极结构部分覆盖所述漂移区，且所述漏极位于所述漂移区内。
[0042]可选的，本发明的LDMOS晶体管还包括:第一阻挡层，在所述漂移区上，用于定义所述漏极的位置和宽度。
[0043]可选的，所述第一阻挡层为分立结构。
[0044]可选的，本发明的LDMOS晶体管还包括:
[0045]第二阻挡层，在所述栅极结构远离所述漂移区的一侧，用于定义所述源极的位置和宽度。
[0046]可选的，所述第一阻挡层和所述第二阻挡层为多晶硅栅极结构。
[0047]可选的，两个相邻的所述LDMOS晶体管共漏极或者分别具有漏极。
[0048]与现有技术相比，本发明的技术方案具有以下优点:
[0049]在半导体衬底的鳍部内形成了漂移区代替了现有技术中的浅沟槽隔离结构，漂移区周围的电场分布被改变，可以承受较大电场。另外，浅沟槽隔离结构的成分一般是氧化硅，源极和漏极材料层是无法在氧化硅层上形成的。半导体衬底的鳍部内正因为有漂移区的存在，不会有浅沟槽隔离结构。因此，在鳍部内形成漏极材料层时，可以防止浅沟槽隔离结构中氧化硅层对漏极材料层的形成产生影响，从而可以提高漏极材料层的性能，进而提高了后续形成的LDMOS的性能。
【附图说明】
[0050]图1是现有技术的鳍式LDMOS晶体管中半导体衬底及位于半导体衬底上的第一栅极结构、第二栅极结构和第三栅极结构的俯视结构示意图；[0051 ] 图2是沿图1的AA方向的剖面结构示意图；
[0052]图3?图7是现有技术的鳍式LDMOS晶体管的继图2步骤之后的各形成步骤的剖面结构示意图；
[0053]图8?图12是本发明实施例一的LDMOS晶体管中各形成步骤的剖面结构示意图；
[0054]图13是本发明实施例三的LDMOS晶体管的剖面结构示意图。
【具体实施方式】
[0055]经过发现和分析，现有技术的鳍式LDMOS晶体管的性能不佳的原因如下:
[0056](I)结合参考图2和图3，在第三鳍部113内形成漏极凹槽15a的方法为光刻、刻蚀，由于第三鳍部113的长度较小，受光刻精度的影响，很难正好对准在第三鳍部113进行刻蚀操作。部分漏极凹槽15a会形成在相邻的第一浅沟槽隔离结构121上或/和第二浅沟槽隔离结构122上。因此，漏极凹槽15a的部分侧壁为第一浅沟槽隔离结构121或/和第二浅沟槽隔离结构122。
[0057]在漏极凹槽15a内生长形成锗硅层时，在第一浅沟槽隔离结构121或/和第二浅沟槽隔离结构122处形成的锗硅层的性能不好，甚至无法形成锗硅层。尤其在第一浅沟槽隔离结构121或/和第二浅沟槽隔离结构122的拐角处的形成的锗硅层的性能更加不好。原因如下:锗硅层在材料为硅的第三鳍部113上生长的性能好。而第一和第二浅沟槽隔离结构的材料为二氧化硅。因此，锗硅层在二氧化硅上生长的性能比较差，甚至无法生长。
[0058]因此，后续形成的漏极的性能比较差，从而影响后续形成的LDMOS晶体管的性能。
[0059](2)结合参考图5至图7，第一栅极结构131部分覆盖第一浅沟槽隔离结构121，第二栅极结构132部分覆盖第二浅沟槽隔离结构122，因此，第一栅极结构131和第二栅极结构132较长。在形成第一铝栅极结构171和第二铝栅极结构172的过程中，第一铝层较软和较长，化学机械研磨操作形成第一铝层时，容易出现凹陷(dishing)现象。因此，采用现有的方法形成的第一铝栅极结构171的性能不佳。另外，第二铝层较软和较长，化学机械研磨操作形成第二铝层时，也容易出现凹陷现象。因此，采用现有的方法形成的第二铝栅极结构172的性能也不佳。
[0060](3)第一源极141处的锗硅层需要高于第一鳍部111，第二源极142处的锗硅层需要高于第二鳍部112，漏极15处的锗硅层需要高于第三鳍部113。这样第一源极141处和漏极15处的锗硅层能对第一栅极结构131下的沟道施加最佳应力，来最大化的提高载流子的迀移率。同理，第二源极142处和漏极15处的锗硅层能对第二栅极结构132下的沟道施加最佳应力，来最大化的提高载流子的迀移率。
[0061]然而，锗硅层的生长高度与锗硅层的生长空间的大小成正比。对于鳍式LDMOS晶体管来说，第一源极凹槽141a、第二源极凹槽142a和漏极凹槽15a的尺寸太小，如何精确控制上述各处的锗硅层的生长高度，现有的工艺是很难做到的。会发生下述情况:
[0062]①以在漏极凹槽15a内形成锗硅层，该锗硅层高于第一鳍部或第二鳍部为例进行说明。
[0063]参考图4，在漏极处的高于第一、第二浅沟槽隔离结构的锗硅层的生长高度与第一栅极结构131、第二栅极结构132之间的距离成正比。现有技术中，第一栅极结构131和第二栅极结构132之间的距离较大，因此，锗硅层在漏极凹槽内生长的高度不仅会超过第一、第二浅沟槽隔离结构的高度，而且还会超过第一栅极结构131、第二栅极结构132的高度。第一栅极结构131和第二栅极结构132之间形成的锗硅层体积很大，为球状。
[0064]②以第一源极凹槽内形成锗硅层，该锗硅层高于第一鳍部或第二鳍部为例进行说明。
[0065]参考图4，位于第一源极凹槽处的高于第一鳍部111的锗硅层只有第一栅极结构131对第一源极处的锗硅层的生长高度有限制。因此，由于在第一源极处的锗硅层的生长工艺很难精确控制锗硅层的生长高度，高于第一鳍部111的第一源极处的锗硅层体积也会很大，为球状，且高于第一栅极结构131。
[0066]③在第二源极凹槽内形成锗硅层的情况与在第一源极凹槽内形成锗硅层的情况相同，体积也会很大，呈球状且高于第二栅极结构132。
[0067]因此，现有技术的方法形成的锗硅层的高度都会超过第一栅极结构131、第二栅极结构132。在采用化学机械研磨形成第一铝层和第二铝层的过程中，化学机械研磨会在锗硅层上停止，并不会在第一栅极结构131和第二栅极结构132处停止，从而使得第一铝层和第二铝层的厚度增加，更进一步的影响第一铝栅极结构171和第二铝栅极结构172的性能。
[0068]因此，为了解决上述技术问题，本发明提供一种LDMOS晶体管的形成方法，采用本发明的LDMOS晶体管的形成方法，能够提高后续形成的LDMOS晶体管的性能。下面结合附图对本发明的具体实施例做详细的说明。
[0069]实施例一
[0070]本实施例本实施例提供一种LDMOS晶体管的形成方法，以两个相邻的LDMOS晶体管共漏极进行说明。
[0071]结合参考图8和图9，提供半导体衬底20。
[0072]本实施例中，半导体衬底20为硅衬底。半导体衬底20具有至少一个鳍部201。各鳍部201之间具有低于鳍部201的绝缘层202。绝缘层202的材料为氧化硅。具体形成方法如下:
[0073]在半导体衬底20形成至少一个凸起结构，然后在凸起结构之间形成高度相同并且低于凸起结构的绝缘层202，绝缘层202起到半导体器件之间的绝缘作用。所述高于绝缘层202的凸出结构为鳍部201。
[0074]其他实施例中，半导体衬底为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。所述顶部硅层用于形成至少一个鳍部也属于本发明的保护范围。
[0075]继续结合参考图8，在半导体衬底内形成漂移区203。
[0076]本实施例中，形成鳍部201后，对鳍部201及其下的半导体衬底进行离子注入形成阱区(图未示)。
[0077]形成阱区后，对鳍部201进行离子注入，形成漂移区203。漂移区203被阱区所包围。漂移区203的注入深度大于绝缘层202的深度。漂移区203的注入类型与阱区的注入类型相反。后续形成的两个相邻的LDMOS晶体管会共用一个漂移区203。
[0078]接着，参考图12，在鳍部201上形成第一栅极结构21、第二栅极结构22、第一阻挡层和第二阻挡层。
[0079]第一栅极结构21和第二栅极结构22为多晶硅栅极结构或金属栅极结构。第一阻挡层和第二阻挡层为多晶硅栅极结构。
[0080]第一栅极结构21和第二栅极结构22在后续形成的LDMOS晶体管中为有效栅极。第一栅极结构21和第二栅极结构22分别覆盖部分所述漂移区203。
[0081]第一阻挡层和第二阻挡层虽然是多晶硅栅极结构，但是为非有效栅极，并没有起到栅极的作用。第一阻挡层可以防止后续步骤中的漏极材料层生长过大。第二阻挡层可以防止后续步骤中的源极材料层生长过大。本实施例中，第一阻挡层和第二阻挡层的设置具体如下:
[0082]第一栅极结构21和第二栅极结构22之间具有第一阻挡层231至第一阻挡层236，第一阻挡层231至第一阻挡层236呈分立结构，都位于漂移区203上。第一阻挡层231与第一栅极结构21相邻，第一阻挡层236与第二栅极结构22相邻。
[0083]本实施例中，相邻的第一阻挡层233和第一阻挡层234定义后续形成的漏极264的位置与宽度。
[0084]其他实施例中，其他相邻的两个第一阻挡层也可以定义后续形成的漏极的位置与宽度，属于本发明的保护范围。
[0085]其他实施例中，第一栅极结构与最靠近第一栅极结构的第一阻挡层可以定义后续形成的漏极的位置与宽度，属于本发明的保护范围。
[0086]其他实施例中，第二栅极结构与最靠近第二栅极结构的第一阻挡层可以定义后续形成的漏极的位置与宽度，属于本发明的保护范围。
[0087]其他实施例中，对第一阻挡层的个数不受限定，取决于第一栅极结构和第二栅极结构的特征宽度。
[0088]继续参考图12，第二阻挡层241位于第一栅极结构21远离漂移区203 —侧的鳍部201上。第二阻挡层242位于第二栅极结构22远离漂移区203 —侧的鳍部201上。本实施例中，第二阻挡层241与第一栅极结构21定义后续形成的第一源极的位置与宽度。第二阻挡层242与第二栅极结构22定义后续形成的第二源极的位置与宽度。
[0089]其他实施例中，在第一栅极结构21与第二阻挡层241之间还可以形成一个第二阻挡层，该第二阻挡层与第一栅极结构相邻。该第二阻挡层与第二阻挡层241 —起定义第一源极的位置与宽度。
[0090]其他实施例中，在第二栅极结构22与第二阻挡层242之间也还可以形成一个第二阻挡层，该第二阻挡层与第二栅极结构相邻。该第二阻挡层与第二阻挡层242 —起定义第二源极的位置与宽度。
[0091]本实施例中，第一栅极结构21和第二栅极结构22为金属栅极结构。第一阻挡层和第二阻挡层为多晶硅栅极结构。参考图9至图11，第一栅极结构21、第二栅极结构22、第一阻挡层和第二阻挡层的具体形成方法如下:
[0092]结合参考图8，在鳍部201上形成栅极结构材料层，包括栅介质材料层和位于栅介质材料层上的多晶硅层。后续工艺中，栅介质材料层用于形成各伪栅极结构的栅介质层。在栅介质材料层上形成多晶硅层，后续工艺中，用于形成各伪栅极结构的多晶硅栅极。然后，在多晶硅层上形成图形化的第一掩膜层(图未示)，所述图形化的第一掩膜层定义所述第一栅极结构、所述第二栅极结构、所述第一阻挡层和所述第二阻挡层。以所述图形化的第一掩膜层为掩膜，对栅介质材料层和多晶硅层进行刻蚀，从鳍部201的一端至另一端依次形成第一伪栅极结构Al，第二伪栅极结构A2、第三伪栅极结构A3、第四伪栅极结构A4、第五伪栅极结构A5、第六伪栅极结构A6、第七伪栅极结构A7、第八伪栅极结构AS、第九伪栅极结构A9和第十伪栅极结构AlO。第一伪栅极结构Al至第十伪栅极结构AlO分别横跨在鳍部201上，且对应覆盖鳍部201的顶部和侧壁。形成第一伪栅极结构Al至第十伪栅极结构AlO后，灰化去除图形化的第一掩膜层。
[0093]第二伪栅极结构A2和第九伪栅极结构A9分别部分覆盖所述漂移区，第二伪栅极结构A2用于形成的第一栅极结构21。第九伪栅极结构A9为用于形成的第二栅极结构22。第三伪栅极结构A3至第八伪栅极结构AS在所述漂移区上，为第一阻挡层231至第一阻挡层236。因此，本实施例中的各第一阻挡层呈分立结构。
[0094]第一伪栅极结构Al为第二阻挡层241。第十伪栅极结构AlO为第二阻挡层242。
[0095]其他实施例中，第一栅极结构、第二栅极结构只与第一阻挡层同时形成，也属于本发明的保护范围。
[0096]其他实施例中，第一栅极结构、第二栅极结构至于第二阻挡层同时形成，也属于本发明的保护范围。
[0097]继续参考图8，第一伪栅极结构Al至第十伪栅极结构AlO分别包括位于鳍部201上的各自的栅介质层、及位于各自的栅介质层上的对应的多晶硅栅极。
[0098]第一伪栅极结构Al和第二伪栅极结构A2之间为第二距离H2，所述第二距离H2用于定义后续形成的第一源极的位置与宽度。
[0099]第二伪栅极结构A2至第九伪栅极结构A9之间的相邻的两个伪栅极结构之间的距离为第一距离H1，所述第一距离Hl用于定义后续形成的漏极的位置与宽度。
[0100]第九伪栅极结构A9与第十伪栅极结构AlO之间为第三距离H3，所述第三距离H3用于定义后续形成的第二源极的位置与宽度。
[0101]其他实施例中，没有第三伪栅极结构A3至第五伪栅极结构A5中的一个或两个伪栅极结构，也属于本发明保护的范围。
[0102]其他实施例中，没有第六伪栅极结构A6至第八伪栅极结构AS中的一个或两个伪栅极结构，也属于本发明保护的范围。
[0103]本实施例中，形成各伪栅极结构后，在各伪栅极结构周围形成侧墙。形成方法为本领域技术人员熟知技术。
[0104]在各伪栅极结构周围形成侧墙的原因如下:
[0105](I)在第二伪栅极结构A2至第九伪栅极结构A9中，相邻的伪栅极结构之间的侧墙定义后续形成的漏极的位置和宽度。
[0106](2)第一伪栅极结构Al周围的侧墙和第二伪栅极结构A2之间的侧墙定义后续形成的第一源极的位置与宽度。
[0107](3)第九伪栅极结构A9周围的侧墙和第十伪栅极结构AlO之间的侧墙定义后续形成的第二源极的位置与宽度。
[0108](4)各栅极结构周围如果没有侧墙，则后续在形成的源极材料层和漏极材料层的过程中，各伪栅极结构中对应的多晶硅栅极上也会生长源极材料层和漏极材料层。这样，后续形成的源极材料层和漏极材料层的体积会比较大，形成的源极材料层和漏极材料层的高度会比较高。但是，形成的源极材料层和漏极材料层的体积和高度比现有技术小。
[0109]其他实施例中，如果在各栅极结构周围不形成侧墙，也属于本发明保护的范围。
[0110]接着，参考图9，以各伪栅极结构周围的侧墙为掩膜，对鳍部进行刻蚀，在第一伪栅极结构Al和第二伪栅极结构A2之间的鳍部201内形成第一源极凹槽。在第五伪栅极结构A5至第六伪栅极结构A6中的相邻伪栅极之间的鳍部201内形成漏极凹槽。其他实施例中，在第二伪栅极结构A2至第五伪栅极结构A5中的相邻伪栅极之间的鳍部201内也可以形成漏极凹槽。其他实施例中，在第六伪栅极结构A6至第九伪栅极结构A9中的相邻伪栅极之间的鳍部201内也可以形成漏极凹槽。在第九伪栅极结构A9与第十伪栅极结构AlO之间的鳍部201内形成第二源极凹槽。
[0111]本实施例中，第一源极凹槽、第二源极凹槽、漏极凹槽同时形成。具体形成方法为本领域技术人员熟知技术，在此不再赘述。
[0112]接着，继续参考图9，在第一源极凹槽内形成第一源极材料层，在第二源极凹槽内形成第二源极材料层，在漏极凹槽内形成漏极材料层。
[0113]本实施例中，后续形成的LDMOS晶体管为PMOS晶体管时，则第一源极材料层、第二源极材料层、漏极材料层为锗硅层。
[0114]形成锗硅层的方法为选择性外延生长。
[0115]本实施例中，第一源极材料层、第二源极材料层、漏极材料层都略高于鳍部201，且低于各伪栅结构的高度。这样，可以对沟道施加最佳应力。
[0116]现有技术中的LDMOS晶体管中，形成第一源极材料层、第二源极材料层、漏极材料层的空间较大，然而，该晶体管中，第一源极材料层、第二源极材料层和漏极材料层只是需要超出鳍部少许高度，否则对各自对应的栅极下的沟道无法施加最佳应力。但是，控制第一源极材料层、第二源极材料层和漏极材料层只是超出鳍部少许高度在实际生长工艺中是很难控制的。
[0117]因此，本实施例根据“锗硅层的生长高度与锗硅层的生长空间成正比“的原则，通过控制锗硅层的生长空间，来控制锗硅层的生长高度。相对于现有技术，通过缩小锗硅层的生长空间，来降低锗硅层的生长高度。
[0118]具体为，本实施例中定义漏极的生长空间为第一距离Hlο第一距离Hl小于现有技术中的第一栅极结构与第二栅极结构之间的距离，因此，本实施例中形成的漏极材料层的高度会降低，至少该高度不低于鳍部201，不高于各伪栅极结构的高度。这样，后续形成金属栅极结构的步骤中，采用化学机械研磨金属栅极结构中的金属栅极时，化学机械研磨操作不会提前停止在漏极材料层上，进而使后续形成的金属栅极结构中的金属栅极层的厚度符合要求，以提尚后续形成的LDMOS的性能。
[0119]本实施例中定义第一源极材料层的生长空间为第二距离H2。而第二距离H2远小于现有技术中第一源极材料层的生长空间。因此，本实施例中形成的第一源极材料层的高度会降低，至少该高度不低于鳍部201，不高于各伪栅极结构的高度。这样，后续形成金属栅极结构的步骤中，采用化学机械研磨金属栅极结构中的金属栅极时，采用化学机械研磨不会提前停止在第一源极材料层上。进而使后续形成的金属栅极结构中的金属栅极层的厚度符合要求，以提高后续形成的LDMOS的性能。
[0120]本实施例中定义第二源极材料层的生长空间为第三距离H3。而第三距离H3远小于现有技术中第二源极材料层的生长空间。因此，本实施例中形成的第二源极材料层的高度会降低，该高度不低于鳍部201，不高于各伪栅极结构的高度。这样，后续形成金属栅极结构的步骤中，采用化学机械研磨金属栅极结构中的金属栅极时，化学机械研磨操作不会提前停止在第二源极材料层上。进而使后续形成的金属栅极结构中的金属栅极层的厚度符合要求，提尚后续形成的LDMOS的性能。
[0121]更进一步的，本实施例中的第一距离H1、第二距离H2和第三距离H3分别为大于等于0.01微米且小于等于0.2微米。第一距离Hl、第二距离H2和第三距离H3如果太大，就会产生现有技术中存在的问题(3)。第一距离H1、第二距离H2和第三距离H3如果太小，贝1J，不容易形成高于鳍部201的锗硅层。
[0122]形成上述锗硅层后，分别在上述锗硅层上形成硅帽层(图未示)。形成硅帽层的作用为:后续步骤中，需要在锗硅层上形成金属硅化物层。锗硅层含锗太多，在锗硅层上形成金属硅化物的性能不佳。而在硅上形成金属硅化物层的性能较好。所以需要在后续形成的金属硅化物层与上述锗硅层之间形成硅帽层。
[0123]接着，对第一源极材料层、第二源极材料层、漏极材料层进行离子注入，对应的形成第一源极251、第二源极252和漏极264。其中漏极264为两个LDMOS晶体管的共漏极。
[0124]其他实施例中，后续形成的LDMOS晶体管为NMOS时。则第一源极材料层、第二源极材料层、漏极材料层为碳化硅层。
[0125]接着，参考图10，在半导体衬底20、鳍部201、第一伪栅极结构Al、第一源极、第二伪栅极结构A2至第九伪栅极结构A9、漏极、第二源极、第十伪栅极AlO上形成层间介质层27。
[0126]层间介质层27的材料为氧化娃、碳化娃或氮氧化娃。层间介质层27也可以为低k材料或超低k材料，所述低k材料的介电常数小于等于3，所述超低k材料的介电常数小于等于2.7。层间介质层27的形成方法为沉积。具体可以为高密度等离子体(High DensityPlasma，HDP)化学气相沉积或者是高纵深比填沟工艺(High Aspect Rat1 Process,HARP)或者流动化学气相沉积(Flowable Chemical Vapor Deposit1n，FCVD)。采用上述三种方法填充能力较强，形成的层间介质层27致密度比较高。当然，层间介质层27也可以是本领域技术人员熟知的其他沉积工艺，也属于本发明的保护范围。
[0127]本实施例中，层间介质层27与第一伪栅极结构Al至第十伪栅极结构AlO相平。
[0128]接着，结合参考图10和图11，形成层间介质层27后，去除部分第二伪栅极结构A2、第九伪栅极结构A9，在层间介质层内分别形成第一栅极结构凹槽和第二栅极结构凹槽，所述第一栅极结构凹槽和第二栅极结构凹槽底部分别露出鳍部201和部分漂移区203。
[0129]其中，第一栅极结构凹槽、第二栅极结构凹槽的形成方法如下:在层间介质层27的顶部形成图形化的第二掩膜层(图未示)，以所述图形化的第二掩膜层为掩膜，刻蚀去除第二伪栅极结构A2和第九伪栅极结构A9，分别形成第一栅极结构凹槽和第二栅极结构凹槽。
[0130]需要说明的是，第一栅极结构凹槽和第二栅极结构凹槽分别与漂移区203的覆盖宽度H4为大于等于3nm且小于等于100nm。上述覆盖宽度H4如果太小，在第一栅极结构凹槽内形成的第一栅极结构21无法同时控制阱区和漂移区。在第二栅极结构凹槽内形成的第二栅极结构22无法同时控制阱区和漂移区，电子或空穴的传输路径容易被阻断。上述覆盖宽度H4越大越好，但是，所述覆盖宽度H4越大，后续形成的第一栅极结构中的第一金属栅极层的长度尺寸越大，采用化学机械研磨的方法研磨第一金属栅极层时，越容易出现凹陷缺陷。同理，所述覆盖宽度H4越大，后续形成的第二栅极结构中的第二金属栅极层的长度尺寸越大，采用化学机械研磨的方法研磨第二金属栅极层时，越容易出现凹陷缺陷。
[0131]接着，参考图12，在第一栅极结构凹槽和第二栅极结构凹槽的底部和侧壁分别形成第一高k栅介质层和第二高k栅介质层，之后，分别在第一高k栅介质层和第二高k栅介质层上形成第一金属层和第二金属层，所述第一金属层和第二金属层高于各伪栅极结构和层间介质层27，之后，采用化学机械研磨的方法将高于各伪栅极结构和层间介质层27的金属层去除，分别形成第一金属栅极层和第二金属栅极层。第一金属栅极层及第一高k栅介质层形成了第一栅极结构21。第二金属栅极层及第二高k栅介质层形成了第二栅极结构22。
[0132]而第一栅极结构21与第二栅极结构22之间的第三伪栅极结构A3至第九伪栅极结构AS为第一阻挡层。分别为第一阻挡层231、第一阻挡层232、第一阻挡层233、第一阻挡层234、第一阻挡层235和第一阻挡层236。
[0133]于是，第一栅极结构21、第二栅极结构22、第一阻挡层，第二阻挡层就形成了。
[0134]继续参考图12，第一阻挡层233和第一阻挡层234定义漏极264的位置和宽度。
[0135]其他实施例中，所述第一栅极结构与所述最靠近第一栅极结构的第一阻挡层定义漏极的位置和宽度，或者，所述第二栅极结构域所述最靠近第二栅极结构的第一阻挡层定义漏极的位置和宽度。也属于本发明的保护范围。
[0136]本实施例中，第一阻挡层除了能够定义漏极的位置和宽度。第一阻挡层还有一个作用:防止采用化学机械研磨的方法形成的第一栅极结构中的第一金属栅极层的过程中、形成第二栅极结构中的第二金属栅极的过程中产生凹陷现象。原因如下:第一金属栅极层和第二金属栅极层的材料为铝或铜，相对于多晶硅栅极来说，材质较软。如果不形成第一阻挡层，上述化学机械研磨第一金属层和第二金属层的过程中，没有第一阻挡层中较硬的多晶硅层的支撑，研磨这么长的第一金属层和第二金属层时会出现凹陷现象。
[0137]更进一步的，本实施例中的第一阻挡层呈分立结构。原因如下:
[0138](I)与第一栅极结构距离最近的第一阻挡层与第一栅极结构之间具有距离。与第二栅极结构距离最近的第一阻挡层也与第二栅极结构之间具有距离。以第一栅极结构为例进行说明:如果第一阻挡层与第一栅极结构之间没有距离，第一阻挡层与第一栅极结构之间会发生边缘效应(Boundary effect) 0具体为，第一阻挡层的材料为多晶硅，第一阻挡层的硅元素在后续的高温工艺中会扩散至第一栅极结构，从而影响第一栅极结构的功函数变化，进而影响后续形成晶体管的阈值电压等电性参数的稳定性。
[0139](2)呈分立结构的第一阻挡层可以根据第一栅极结构和第二栅极结构的特征宽度尺寸来确定分立的第一阻挡层的个数。第一栅极结构和第二栅极结构的特征宽度较大，上述凹陷现象比较严重，要适当的增加分立的第一阻挡层的个数，从而能够精准的解决上述凹陷现象，从而可以提高工作效率和节约工作成本。
[0140](3)本实施例中，与第一栅极结构距离最近的第一阻挡层与第一栅极结构之间的距离和呈分立的第一阻挡层之间的距离都为第一距离H1，此时，第一距离Hl为大于等于
0.09微米且小于等于0.15微米。一方面定义漏极的尺寸，另一方面，第一距离Hl的范围如果太大，则解决上述凹陷现象的效果不佳。第一距离Hl如果太小。后续在第一阻挡层填充层间介质层的过程中，填充效果不佳，会在第一阻挡层之间形成空隙。
[0141](4)本实施例中，直接将栅极结构材料层干法刻蚀成第一伪栅极Al至第一伪栅极A9的刻蚀工艺容易控制，发生光衍射和光散射的几率小，形成的第一伪栅极Al至第一伪栅极A9的尺寸精度高。
[0142]需要继续说明的是，本实施例中的鳍部201是一个整体结构，第一源极、漏极和第二源极都形成于该鳍部201上。并不像现有技术那样，第一源极形成于第一鳍部上，第二源极形成于第二鳍部上，漏极形成于第三鳍部上。第一鳍部与第二鳍部之间具有第一浅沟槽隔离结构。第二鳍部与第三鳍部之间具有第二浅沟槽隔离结构。本实施例中，在鳍部201内形成了漂移区203，该漂移区203被鳍部内的阱区所包围。该漂移区203代替了现有技术中的第一浅沟槽隔离结构与第二浅沟槽隔离结构。漂移区203和包围该漂移区的阱区的注入类型不同，形成耗尽层，这样漂移区203周围的电场分布被改变，可以承受较大电场。因此，漂移区203与现有技术中的第一浅沟槽隔离结构和第二浅沟槽隔离结构的作用相同。但是，形成漂移区203的方法省略了光刻的步骤，而且也可以与在鳍部内形成其他阱区的步骤相兼容，从而简化了工艺，节约了工艺成本。
[0143]另外，正是因为有漂移区203的存在，漏极凹槽周围不会有第一浅沟槽隔离结构和/或第二浅沟槽隔离结构，因此，在漏极凹槽内生长漏极材料层的时候，漏极凹槽内不会出现无法生长漏极材料层的地方，漏极材料层都会在漏极凹槽的内部填满，尤其在漏极凹槽的拐角处的漏极材料层也会生长的很好，从而提高了漏极材料层的性能，进而提高了后续形成的LDMOS的性能。
[0144]本实施例中，第一阻挡层与第二阻挡层的材料为多晶硅栅极结构，可以和第一栅极结构、第二栅极结构的形成工艺相兼容，从而简化工艺步骤和节省工艺成本。
[0145]需要再次说明的是，本实施例中，各第一阻挡层之间的漂移区内没有伪漏极时。这样，会使漏极的击穿电压更高，进而使后续形成的晶体管的耐压性高。而第一阻挡层之间的漂移区内具有伪漏极时，该伪漏极与漏极的材料相同且同时形成，这样会增加后续形成的晶体管的驱动电流，从而增加后续形成的晶体管的运行速度。第一阻挡层之间的漂移区内具有伪漏极的晶体管与各第一阻挡层之间的漂移区内没有伪漏极的晶体管相比，后者形成的晶体管的耐压性较高，运行速度较低。
[0146]其他实施例中，第一栅极结构21和第二栅极结构22还可以为多晶硅栅极结构，也属于本发明的保护范围。如果第一栅极结构21和第二栅极结构22为多晶硅栅极结构，则上述形成第一栅极结构凹槽和第二栅极结构凹槽的步骤、并在第一栅极结构凹槽和第二栅极结构凹槽中分别形成第一和第二高k栅介质层、对应位于第一和第二高k栅介质层之上的第一和第二金属栅极层的形成步骤可以省略。
[0147]其他实施例中，在鳍部上不形成第二阻挡层也属于本发明的保护范围。只是，后续步骤中形成的第一源极材料层和第二源极材料层的高度和宽度会增加，会出现现有技术中的问题(3)。
[0148]其他实施例中，在鳍部上不形成第一阻挡层，也属于本发明的保护范围。只是形成的漏极材料层的高度和宽度尺寸很大，也会出现现有技术中的问题(3)。
[0149]实施例二
[0150]参考图12，本发明还提供一种LDMOS晶体管结构，两个相邻的LDMOS晶体管共用一个漏极。具体包括:半导体衬20，所述半导体衬底20具有鳍部201，所述鳍部201内具有阱区；横跨所述鳍部201并分别覆盖所述鳍部201顶部和侧壁的第一栅极结构21和第二栅极结构22 ;
[0151]位于所述第一栅极结构21两侧的半导体衬底内的第一源极251和漏极264，位于第二栅极结构22两侧的半导体衬底内的第二源极252和漏极264，所述漏极264为两个相邻LDMOS晶体管的共漏极；
[0152]本实施例中的LDMOS晶体管还包括:
[0153]漂移区203，所述漂移区位于的所述鳍部201内，被所述阱区包围，所述第一栅极结构21和第二栅极结构22分别部分覆盖所述漂移区203，且所述漏极264位于所述漂移区203 内。
[0154]本实施例中的LDMOS晶体管还包括:
[0155]第一阻挡层231至第一阻挡层236，呈分立结构，且为多晶硅栅极结构，横跨所述鳍部201并分别覆盖所述鳍部201顶部和侧壁，位于第一栅极结构21和第二栅极结构22之间的漂移区203上。
[0156]相邻的两个第一阻挡层233和第一阻挡层234定义漏极264的位置和宽度。
[0157]其他实施例中，所述第一栅极结构与所述最靠近第一栅极结构的第一阻挡层定义漏极的位置和宽度，或者，所述第二栅极结构域所述最靠近第二栅极结构的第一阻挡层定义漏极的位置和宽度。
[0158]其他实施例中，第一阻挡层的个数不受限制，取决于第一栅极结构和第二栅极结构的特征宽度尺寸。
[0159]所述LDMOS晶体管还包括第二阻挡层241和第二阻挡层242，为多晶硅栅极结构，横跨所述鳍部201并分别覆盖所述鳍部201顶部和侧壁。本实施例中，第二阻挡层241在所述第一栅极结构21远离所述漂移区203 —侧的鳍部201上，与第一栅极结构21 —起定义第一源极251的位置与宽度。第二阻挡层242在所述第二栅极结构22远离所述漂移区203 —侧的鳍部上，与第二栅极结构22 —起定义第二源极252的位置与宽度。
[0160]其中，第一栅极结构21与第二栅极结构22为多晶娃栅极结构或金属栅极结构。
[0161]两个相邻的第一阻挡层之间的距离为第一距离H1，第一栅极结构21与第二阻挡层241之间的距离为第二距离H2，第二栅极结构22与第二阻挡层242之间的距离为第三距离H3。所述第一距离H1、第二距离H2和第三距离H3为大于等于0.01微米且小于等于
0.2微米。
[0162]具体请参考实施例一。
[0163]实施例三
[0164]参考图13，本实施例提供一种LDMOS晶体管的形成方法，本实施例与实施例一的区别为:实施例一具有两个源极，分别为第一源极和第二源极。第一源极和第二源极共用一个漏极。本实施例的LDMOS晶体管只有一个源极35，本实施例中的漏极364不是共漏极。本实施例中的源极35和漏极364之间只有一个栅极结构31。栅极结构31部分覆盖在漂移区303上。
[0165]在漂移区上形成第一阻挡层331至第一阻挡层334，用于定义漏极的位置和宽度。具体如下:在所述漂移区203内，相邻的两个第一阻挡层333和第一阻挡层334定义漏极364的位置和宽度。
[0166]其他实施例中，所述第一栅极结构与所述最靠近第一栅极结构的第一阻挡层定义漏极的位置和宽度，或者，所述第二栅极结构域所述最靠近第二栅极结构的第一阻挡层定义漏极的位置和宽度。
[0167]相邻的第一阻挡层之间的距离为第一距离H1。第一阻挡层与第一栅极结构之间的距离也为第一距离H1。第一阻挡层与第二栅极结构之间的距离也为第一距离。
[0168]在栅极结构远离漂移区303 —侧的鳍部上形成第二阻挡层34，与栅极结构31 —起定义源极的位置和宽度。第二阻挡层34与栅极结构31之间的距离为第二距离。
[0169]第一距离与第二距离为大于等于0.01微米且小于等于0.2微米。
[0170]具体形成方法请参考实施例一。
[0171]实施例四
[0172]参考图13，本发明还提供一种LDMOS晶体管，包括:
[0173]半导体衬底，所述半导体衬底具有鳍部301，所述鳍部201内具有阱区；
[0174]横跨所述鳍部301的栅极结构31，所述栅极结构31覆盖所述鳍部301的顶部和侧壁；位于所述栅极结构31两侧的半导体衬底内的源极35和漏极364。
[0175]本实施例中的LDMOS晶体管还包括:
[0176]漂移区303，所述漂移区303位于的所述鳍部301内，被所述阱区包围，所述栅极结构31部分覆盖所述漂移区303，且所述漏极364位于所述漂移区303内。
[0177]本实施例中的LDMOS晶体管还包括第一阻挡层331至第四阻挡层334，呈分立结构，也为多晶硅栅极结构，横跨所述鳍部301并分别覆盖所述鳍部301顶部和侧壁。所述第一阻挡层331至第四阻挡层334都位于所述漂移区303上。
[0178]相邻的两个第一阻挡层333和第一阻挡层334定义漏极364的位置和宽度。
[0179]其他实施例中，所述第一栅极结构与所述最靠近第一栅极结构的第一阻挡层定义漏极的位置和宽度，或者，所述第二栅极结构域所述最靠近第二栅极结构的第一阻挡层定义漏极的位置和宽度。
[0180]本实施例中的LDMOS晶体管还包括第二阻挡层34，为多晶硅栅极结构，横跨所述鳍部301并分别覆盖所述鳍部301顶部和侧壁的。所述第二阻挡层34在所述栅极结构远离所述漂移区一侧的鳍部301上。
[0181 ] 具体可以参考上述第一实施例和第三实施例。
[0182] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种LDMOS晶体管的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底具有鳍部，所述鳍部内具有阱区； 在所述鳍部内形成漂移区，所述阱区包围所述漂移区； 形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的顶部和侧壁，所述栅极结构部分覆盖所述漂移区； 在所述栅极结构两侧的鳍部内形成源极材料层和漏极材料层，所述漏极材料层在所述漂移区内； 对所述源极材料层和漏极材料层进行离子注入，形成源极和漏极。2.如权利要求1所述的形成方法，其特征在于，所述漂移区的注入类型与所述阱区的注入类型相反。3.如权利要求1所述的形成方法，其特征在于，所述栅极结构为多晶硅栅极结构。4.如权利要求3所述的形成方法，其特征在于，形成源极和漏极之后，所述形成方法还包括去除所述多晶硅栅极结构，形成金属栅极结构的步骤。5.如权利要求3所述的形成方法，其特征在于，形成所述栅极结构的同时，在所述漂移区上形成第一阻挡层，所述第一阻挡层与所述栅极结构厚度相同，所述第一阻挡层定义所述漏极的位置和宽度。6.如权利要求3所述的形成方法，其特征在于，形成所述栅极结构的同时，形成第二阻挡层，所述第二阻挡层在所述栅极结构远离所述漂移区的一侧，所述第二阻挡层与所述栅极结构厚度相同，所述第二阻挡层定义源极的位置和宽度。7.如权利要求3所述的形成方法，其特征在于，形成所述栅极结构的同时，在所述漂移区上形成第一阻挡层，并且在所述栅极结构远离所述漂移区的一侧形成第二阻挡层，所述第一阻挡层定义漏极的位置和宽度，所述第二阻挡层定义源极的位置和宽度。8.如权利要求7所述的形成方法，其特征在于，形成所述栅极结构的同时形成第一阻挡层和第二阻挡层的方法包括: 在所述半导体衬底上形成栅极结构材料层； 在所述栅极结构材料层上形成图形化的第一掩膜层，所述图形化的第一掩膜层定义所述栅极结构、所述第一阻挡层和所述第二阻挡层； 以所述图形化的第一掩膜层为掩膜，刻蚀所述栅极结构材料层，形成所述栅极结构、所述第一阻挡层和所述第二阻挡层。9.如权利要求7所述的形成方法，其特征在于，形成所述栅极结构、所述第一阻挡层和所述第二阻挡层的步骤后，形成源极材料层和漏极材料层的步骤之前，在所述栅极结构周围、所述第一阻挡层周围和所述第二阻挡层周围形成侧墙。10.如权利要7所述的形成方法，其特征在于，所述第一阻挡层和所述第二阻挡层的材料为多晶硅栅极结构。11.如权利要求5或7所述的形成方法，其特征在于，所述第一阻挡层为分立结构。12.如权利要求1所述的形成方法，其特征在于，两个所述LOMOS晶体管共漏极或者分别具有漏极。13.如权利要求1所述的形成方法，其特征在于，所述LDMOS晶体管为PMOS晶体管时，所述源极材料层和所述漏极材料层为锗硅层；所述LDMOS晶体管为NMOS晶体管时，所述源极材料层和所述漏极材料层为碳化硅层。14.一种LDMOS晶体管，包括:半导体衬底，所述半导体衬底具有鳍部，所述鳍部内具有阱区； 横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的顶部和侧壁；位于所述栅极结构两侧的半导体衬底内的源极和漏极； 其特征在于，还包括: 漂移区，所述漂移区位于被所述阱区包围，所述栅极结构部分覆盖所述漂移区，且所述漏极位于所述漂移区内。15.如权利要求14所述的LDMOS晶体管，其特征在于，还包括:第一阻挡层，在所述漂移区上，用于定义所述漏极的位置和宽度。16.如权利要求14所述的LDMOS晶体管，其特征在于，所述第一阻挡层为分立结构。17.如权利要求14或15所述的LDMOS晶体管，其特征在于，还包括:第二阻挡层，在所述栅极结构远离所述漂移区的一侧，用于定义所述源极的位置和宽度。18.如权利要求17所述的LDMOS晶体管，其特征在于，所述第一阻挡层和所述第二阻挡层为多晶硅栅极结构。19.如权利要求18所述的LDMOS晶体管，其特征在于，两个相邻的所述LDMOS晶体管共漏极或者分别具有漏极。
【文档编号】H01L21/336GK105826189SQ201510005633
【公开日】2016年8月3日
【申请日】2015年1月6日
【发明人】李勇
【申请人】中芯国际集成电路制造(上海)有限公司