浅槽纹理区域和相关方法
【专利摘要】提供了一种光敏设备和相关方法。在一方面，例如，光敏成像器设备可包括半导体层，具有形成至少一个接合的多个掺杂区；纹理区，耦合到所述半导体层并与电磁辐射相互作用。所述纹理区可形成一系列浅槽隔离特征。
【专利说明】浅槽纹理区域和相关方法
[0001]发明背景
[0002]背景说明
[0003]具有光相互作用的半导体材料是个重大创新。硅成像设备用于不同的技术，例如，数码相机、光电鼠标、摄像机、移动电话等等。电荷耦合器(CCDs)广泛应用于数字成像，且之后被改进为具有改进性能的金属-氧化物半导体(CMOS)成像器。许多传统的CMOS成像器利用正面照明(FSI)。在这种情况下，电磁辐射投射在含有CMOS设备和电路的半导体表面。背面照明(BSI)CMOS成像器也被使用，且在很多设计中，电磁辐射投射在CMOS设备和电路对面的半导体表面上。CMOS传感器通常是由硅制造，且能变相可见入射光至光电流和最终变相至数字图像。虽然用于检测红外线的投射电磁辐射的硅基技术具有问题，但是，因为硅是具有大约1.1eV带隙的间接带隙半导体。因此，波长大于IlOOnm的电磁辐射的吸收率在硅里是非常低。
【发明内容】
[0004]本公开提供一种具有加强光吸收特性的光电设备，包括合并该设备的系统该和各种相关方法。在一方面，例如，具有加强电磁辐射吸收的光电设备被提供。该设备可包括半导体层，耦合到支撑基板;及一组浅槽隔离表面特征，位于所述半导体层和所述支撑基板之间，所述表面特征被定位与穿过所述半导体层的电磁辐射相互作用。在一方面，所述半导体层是单晶硅。在另一方面，设备层，耦合到所述表面特征对面的所述半导体层。
[0005]在一方面，第一粘结层可耦合在所述半导体层和所述支撑基板之间。而考虑各种配置，在一方面，第一粘结层可被耦合在所述支撑基板和所述表面特征之间。在另一方面，第二粘结层可位于所述第一粘结层和所述表面特征之间。在另一方面，反射器层可被配置在所述第一粘结层和所述第二粘结层之间。
[0006]表面特征可具有各种配置，且可形成在所述半导体层和所述半导体支撑之间的各种位置。例如，在一方面，所述表面特征可被形成在所述支撑基板。在另一方面，所述表面特征可被形成在所述半导体层。此外，在一方面，所述表面特征可根据预设定的图案被布置。在特别的一方面，该预设定的图案是至少基本上均匀的网格。在特别的方面，该预设定的图案是非均匀的布置。此外，在一方面，所述表面特征可具有至少基本上均匀的高度。在另一方面，所述表面特征在高度上是不均匀的。
[0007]此外，考虑了各种结构性的配置。例如，在一方面，所述设备可结构性地配置为正面照明的光电设备。在另一方面，所述设备可结构性地配置为背后照明的光电设备。
[0008]在另一方面，一种制作光电设备的方法被提供。该方法，其步骤可包括使用浅槽隔离蚀刻，在半导体层生成一组表面特征；及在支撑基板和半导体层之间粘结所述一组表面特征。在另一方面，生成所述一组表面特征的步骤，还可包括在所述半导体层表面的至少一个部分上，生成所述一组表面特征。在另一方面，生成所述一组表面特征的步骤，还可包括在所述支撑基板表面的至少一个部分上，生成所述一组表面特征。此外，在一方面，在所述支撑基板和所述半导体层之间粘结所述一组表面特征的步骤，还可包括在所述半导体层上沉积第一粘结层;及将所述第一粘结层与沉积在所述支撑基板上的第二粘结层粘结。在一些方面，将所述半导体层粘结至所述支撑基板之前，在所述第一粘结层或者所述第二粘结层的至少一个上可沉积反射器层。在进一步的方面，所述方法可包括使所述支撑基板对面的所述半导体层薄型化至I微米-10微米的厚度，以生成原始的薄的表面;及在所述薄的表面上形成设备层。然后，所述半导体可进一步的处理所需形成的光电设备。
[0009]附图简要说明
[0010]为了进一步了解本公开的性质和优点，参考以下的实施例和附图进行详细地说明。
[0011]图1是根据本公开的一个实施例的波长功能，显示出与标准硅相比较的纹理硅的光吸收率的数据；
[0012]图2是示出根据本公开的另一个实施例的一个图像传感器的横断面视图；
[0013]图3是示出根据本公开的另一个实施例的一个图像传感器的横断面视图；
[0014]图4是示出根据本发明的另一个实施例，有关基片纹理层的横断面视图；
[0015]图5是示出根据本发明的另一个实施例，有关基片纹理层的横断面视图；及
[0016]图6是示出根据本层的另一个实施例，有关基片纹理区域的横断面视图。
[0017]具体说明
[0018]在此说明本公开之前，应理解此公开不限于在此公开的特别的结构、工序，或材料，且经相关技术领域中的普通技术人员可被延伸到其等价物。这也应该理解为，在此采用的术语仅仅用于描述实施例，且不限于此。
[0019]定义
[0020]下列专业术语将被下面的定义被使用。
[0021]应该注意的是，在此说明书和附加权利要求书的单数形式“一(a)”、“一(an)”和“所述”包括复数形式，除非上下文清楚地公开。因此，例如，参考“掺杂物”包括一个或多个该掺杂物，且参考“所述层”包括参考一个或多个该层。
[0022]如在此所用，术语“光”和“电磁辐射”可交换的被使用，且可涉及在紫外线、可见的、近红外线和红外线光谱的电磁辐射。术语可更广泛地包括电磁辐射，例如，无线电波、微波、X射线和伽马射线。因此，术语“光”不限于可见光谱的电磁辐射。在此描述的很多光的例子，特别地涉及可见的和红外线(和/或近红外线)谱的电磁辐射。为了此公开的目的，可见波长的区域被认为是约350nm至800nm，且非可见波长被认为是长于约800nm或短于约350nm。此外，红外线谱被认为包括近红外线谱的部分，包括大约800至100nm的波长，短波红外线谱的部分包括大约IlOOnm至3微米的波长，且中长波长红外线(或热红外线)谱的部分包括大于3微米到30微米的波长。除非另有说明，这些是一般统称为电磁谱的“红外线”部分。
[0023]如在此所使用，术语“检测”涉及电磁辐射的感应、吸收，和/或收集。
[0024]如在此所使用，术语“背面照明”涉及设备的结构设计，其中，电磁辐射投射在半导体材料的表面上，其相对于含有设备电路的表面。换句话说，电磁辐射透射在上面，且接触设备电路之前穿过半导体材料。
[0025]如在此所使用，术语“正面照明”涉及设备的结构设计，其中，电磁辐射投射在半导体材料的表面上，该表面含有设备电路。换句话说，电磁辐射投射在上面，且接触半导体材料之前穿过设备电路区域。
[0026]如在此所使用，术语“吸收率”涉及经材料或设备吸收的投射电磁辐射的分级。
[0027]如在此所使用，术语“纹理层”和“纹理表面”可交换地被使用，且涉及具有与纳米到微米级的表面变化拓扑的表面。该表面拓扑可由各种已知的STI技术组成。应该注意，激光消融技术至少在一个方面特别地被放弃。该表面特征可变更取决于材料和技术的采用，而在一方面，该表面可包括微米级的结构(例如，大约Iwn至ΙΟμπι)。在另一方面，该表面可包括大约5μηι到I Ομπι的纳米级和/或微米级结构。在另一方面，表面结构可以是从大约I ΟΟμπι到I微米。各种标准可被用于测量该结构尺寸。例如，对于圆锥体类结构，以上范围从结构的顶到该结构和邻近结构之间形成的槽被测量。对于如同纳米孔结构，以上范围可以是近似直径。此外，表面结构可在不同的平均距离彼此有间隔。在一方面，邻近结构可有大约50nm至2μπι距离的间隔。该间隔可以是从一个结构的中心点到邻近结构的中心点。
[0028]如在此所使用，术语“基本上”涉及完整或几乎完整的程度或动作、特性、特征、状态、结构、项目，或结果的度。例如，一个物体“基本上”封闭，意思是其物体或者完整的封闭或者几乎完整地封闭。从绝对完备性的精确容许的偏差有时可取决于特定的上下文。不过，一般来说，如果绝对和全部的完成被获得，接近完整将具有相同的结果。当被用在消极含义的涉及完整或接近完整的缺乏一个动作、特性、特征、状态、结构、项目，或结果时，“基本上”的使用同样地可适用。例如，“基本上不含”粒子的组合或者完全地缺乏粒子，或者几乎完全地缺乏粒子，其作用与其完全地缺乏粒子一样。换句话说，当组合“基本上不含”成分或元件时，实际上仍可含有项目，只要其中不影响测量。
[0029]如在此所使用，通过提供已知的值可以是“超过”或“低于”端点，术语“大约”被用于提供数值范围端点的灵活性。
[0030]如在此所使用，为了方便，多个项目、结构元件、合成元件，和/或材料可以通用列表被陈述。但是，这些列表应该被解释为，列表中的每一个构件被单独地识别成分离的和唯一的构件。因此，在没有相反意思的情况下，该列表中的独立构件不应当被解释为，是仅基于其在通用组中的陈述的相同列表中的任何其他构件的等价物。
[0031]聚集度、数量，和其他数值数据可在范围格式中被表达或提供。应理解，该范围格式仅仅为了方便简洁起见被使用，以及应当灵活地被解释为，其不仅包括明显地被详述作为范围限度的数值，而且还包括所有单独的数值或该范围中包括的子范围，当各数值范围和子范围明显地被详述时。作为列子，“大约I至5”的数值范围应当被解释为，不仅包括大约I至5的明显详述值，而且包括该指示的范围内的独立值和子范围。因此，包括在此数值范围中的独立值为，例如，2，3和4和子范围，如同1-3，2-4，和3-5等等，以及单独的I，2，3，4和5。
[0032]该相同的原则适用于陈述类似最小或最大的仅一个数值的的范围。此外，该解释在应用时与范围的幅度或所描述的特性无关。
[0033]本公开
[0034]传统的硅光电探测成像器具有有限的光吸收/检测性质。例如，该硅基检测器对于红外线光通常是透明的，特别是与薄硅层。在一些情况下，其他材料，例如铟镓砷化物InGaAs可用于检测具有波长大于约100nm的红外线光，硅仍然用于检测可见光谱(例如，可见光，350nm至800nm)内的波长。传统的硅材料需要大量的光程长度，从波长长于700nm的电磁辐射中检测出光子。结果，在较浅的硅深处可见光可能被吸收，且标准的晶片深度(例如，约750μπι)的硅处较长波长(例如，900nm)的吸收率较弱。增加硅层的厚度来允许较长波长的吸收，因此，大大增加了光电探测成像器的厚度。
[0035]根据本公开的一些方面，光电设备显示出增加了光的吸收，这是由于相比传统设备，用于光的较长波长的有效光程长度被增加。常规硅探测器中的吸收深度为硅的深度，其中福射强度被减少到约为半导体表面处的值的36 %。本发明娃材料的增加的光子光程长度导致明显的吸收深度的减少，或明显或有效的吸收深度的减少。例如，硅的有效吸收深度可被减少，从而这些较长波长可在小于850微米厚的硅层中被吸收。换句话说，通过增加光程长度，这些设备可在较薄硅材料内吸收较长波长(例如，用于硅的大于lOOOnm)。除了薄硅材料(例如，与700微米厚相比小于30微米厚)中具有较长波长的吸收光之外，反应率或反应速度也能通过使用该薄材料被增加。
[0036]本公开的光电设备可以是正面照明(FSI)或背面照明(BSI)设备。在典型的FSI成像器中，投射光通过晶体管和金属电路的第一传进入半导体设备。不过，光在进入成像器的光传感部分之前，可分散于晶体管和电路，因此导致光损耗和噪声。透镜可布置在FSI像素的上部，且将投射光引导及聚焦到设备的光传感有源区，因此，至少部分地避免电路。各种透镜和透镜配置被考虑，不过，在一方面透镜可以是微透镜。
[0037]在另一个方面，BSI成像器被配置，以便投射光通过电路对面的感光区域进入设备，且到达电路之前大部分被吸收，因此大大地减少分散和/或噪声。BSI设计还使成像器具更大感应、更小的像素结构，和高填充率。另外，应理解，根据本公开的设备，无论是FSI或BSI，可以合并成互补金属氧化物半导体(CMOS)成像器结构，或电荷耦合设备(CCD)成像器结构。
[0038]通常，本公开提供各种光电设备，例如，宽带光敏二极管、像素，和能够检测可见光以及红外线电磁辐射的成像器，包括制作该设备的相关方法，但其并不局限于此。在特定的方面，例如，光电设备被提供为具有增强吸收电磁辐射。该设备可包括耦合到支撑基板的半导体层和一组浅槽隔离表面特征，位于半导体层和支撑基板之间，表面特征被定位与穿过半导体层的电磁辐射相互作用。
[0039]因此，发现该一组浅槽隔离表面特征，被定位在结构上适当的方式可大大地增加硅材料的光吸收。如图1所示，例如，至少约700nm至I 10nm的电磁频谱范围内，与非纹理硅相比，该纹理区域可增加硅的光吸收。
[0040]从图2中可以看出，例如，FSI设备200被显示为具有半导体层202，耦合在支撑基板204，其中半导体层可包括一个或多个掺杂区206，208，其形成至少一个接合。纹理层210包括一组或多个STI表面特征，被定位在半导体层202和支撑基板204之间。电路层212被耦合到在支撑基板204对面的半导体层202。光214被显示为撞击设备200，且接触半导体层202之前穿过电路层212。光214未被吸收，且穿过半导体层202接触纹理层210，并被重定向回至半导体层202，从而使光在随后的通过中被吸收。因此，当光穿过设备时，纹理层210有效增加了光214的光程长度。在一个方面，半导体层可以是单晶硅。
[0041 ]在图3，BSI设备300被显示为具有半导体层302耦合在支撑基板304，其中半导体层可包括一个或多个掺杂区306,308,其形成至少一个接合。在这种情况下，支撑基板304可以是电路层或是包括电路层的大块基板。纹理层310包括一组或多个表面特征，被定位在半导体层302和支撑基板304之间。光312被显示为撞击设备300，且不接触任何可被定位在支撑基片304中或其上的电路元件，从而穿过半导体层302。光312未被吸收，且穿过半导体层302接触纹理层310，并被重定向回至半导体层302。如图2所示的FSI设备，当光穿过设备时，纹理层310有效增加了光312的光程长度。在一个方面，半导体层可以是单晶硅。
[0042]根据设备，用于FSI和BSI的多个掺杂区，可具有相同的掺杂分布或不同的掺杂分布。此外，掺杂区的任何数量或配置被认为在本范围内。在一些方面，半导体层可被掺杂，因此，可被认为是掺杂区域。
[0043]此外，设备可包括深槽隔离(DTI)，分离成像器和提供光捕获功能。在一些方面，除了支撑基板以外，该设备可包括便于操作设备的硅处理晶片。在一些方面，支撑基板可以是硅处理晶片。一种用于将硅处理晶片耦合到半导体层的技术包括氧化物粘结。进一步的细节，关于基板、粘结，和各种成像器细节，在美国专利申请号13/069，135被示出，其被纳入此处作为参照。
[0044]根据本公开的一些方面，光电设备可包括光电二极管或像素，其能够在给定波长范围内吸收电磁辐射。该成像器可以是无源像素传感器(PPS)、有源像素传感器(APS)、数字像素传感器成像器(DPS)等等。该设备也可结构性地配置为三个或四个晶体管有源像素传感器(3T APS或4T APS)。此外，具有大于4个晶体管的设备也在本范围内。设备还可包括用于CMOS成像器的光电二极管结构。同时，光电设备可用于飞行时间(TOF)应用，以及各种结构光应用。也可考虑，设备也可配置成滚动快门或全局快门的读出设备。
[0045]在一些方面，设备可包括位于纹理层和掺杂区之间的钝化层。在一些方面，钝化层可被掺杂形成表面区域，且在下进行详细地说明。应该注意的是，有无钝化区，纹理区可位于半导体材料的光投射侧、光投射侧对面的半导体材料侧，或者光投射侧以及光投射侧对面两者。此外，设备还可包括耦合在半导体层的电传输元件，且可操作从掺杂区中传输电信号。此外，电传输元件可包括各种设备，包括晶体管、传感节点、传送门、转移电极，等等，但并不局限于此。
[0046]如所描述，纹理层由多个表面特征组成，其中，该表面特征以阵列或分组被形成，穿过半导体层和支撑基板之间的界面。在一些方面，纹理区可覆盖半导体层和支撑基板之间的整个界面，而在其他方面，纹理区可仅仅覆盖半导体层和支撑基板之间的一部分界面。例如，在一方面，纹理层可覆盖材料之间的界面，至少在光穿过半导体层将接触界面的区域内。在另一方面，纹理层可覆盖材料之间的界面，仅在光穿过半导体层将接触界面的区域内。因此，应该理解为，纹理层的覆盖面积可取决于设备的设计，以及光捕获和/或光的重定向所需的图案。因此，其目的是，本公开的范围不受包括纹理层的程度的限制。
[0047]此外，在一些方面，一个或多个中间层可存在于半导体层和支撑基板之间。该层可适用于促进粘结，用于反射光，用于各种其他目的。在一方面，例如，一个或多个粘结层可被利用来促使半导体层与支撑基板粘结。在这种情况下，将第一粘结层应用在半导体层和第二粘结层，可有利于支撑基板作为粘结机制。粘结层可包括能够使支撑基板和半导体层之间粘结的材料。非限制性的例子可包括氧化硅、氮化硅、非晶硅，等。给定的粘结层的厚度，其取决于使用的制造技术和设计者的偏好可有所不同。然而，在一方面，粘结层可足够厚以促进粘结，且足够薄以最小化设备内的波导效应。在另一方面，粘结层可具有从30nm到3微米的厚度。另一方面，粘结层可具有从40nm到2微米的厚度。
[0048]纹理层的位置可由耦合的支撑基板和半导体层，以及形成纹理层的位置受到影响。在一方面，纹理层可被形成在半导体层内或上。在另一方面，纹理层可形成在支撑基板内或上。对于纹理层形成在半导体层内或上的情况，一个或多个粘结层可耦合在支撑基板和纹理层之间。如果使用两个或多个粘结层，第一粘结层可形成在纹理层上，第二粘结层可形成在支撑基板上，然后第一和第二粘结层可粘结在一起。
[0049]对于纹理层形成在支撑基板内或上的情况，一个或多个粘结层可耦合在半导体层和纹理层之间。例如，在一方面，一个或多个粘结层可耦合在支撑基板和表面特征之间。如果使用两个或多个粘结层，第一粘结层可形成在纹理层上，第二粘结层可形成在半导体层上，然后第一和第二粘结层可粘结在一起。
[0050]如所描述，光反射层可被放置在上述引用的任何两个层或材料之间。例如，在一方面，反射层可被应用于纹理层的一侧。在另一方面，反射层可被应用于粘结层的任何一侧。在一个特定的方面，反射层可位于第一和第二粘结层之间。反射层可包括能够将反射光返回半导体层的任何材料。非限制性例子可包括金属、陶瓷、氧化物、玻璃、分布式布拉格反射器堆栈，等等，其中包括合金和组合物。
[0051]纹理层的表面特征可通过能够在重复的和预测的方式进行蚀刻的任何过程制作。然而，在一方面，表面特征可通过任意数量的浅槽隔离(STI)技术被形成。这种制造技术被已知，先前被用于在电路元件之间制造电气隔离的区域。因此，该实现方式被利用在电路元件的边缘。虽然，本范围是针对创建位置内与光相互作用的一组表面特征。通过这种相互作用，由表面特征阵列，光可被重定向、被扩散、被聚焦，或以其他方式被操作。
[0052]此外，STI技术可用于形成具有各种形状、图案等，表面特征。例如，在一方面，表面特征可按照预设定的图案排列成阵列。在一个特定的方面，预设定的图案可以是均匀的或基本上均匀的网格。此外，预设定的图案可以是有组织的、有序的，或周期性的图案。在另一方面，预设定的图案可以是非均匀的或及基本非均匀的图案。表面特征阵列图案也可以是无序的、准周期的、随机的，等等。
[0053]如所描述的，纹理层可做漫反射光、重定向光的功能，从而增加设备的量子效率。在一些情况下，光的一部分穿过半导体层接触纹理层。纹理层的表面特征有利于增加半导体层的有效光程长度。表面特征可以是微米级和/或纳米级，并且可以是通过STI技术形成的任意形状或结构。非限定例子的形状和配置可包括锥、柱、金字塔、倒置的特征、沟、光栅、突起等，其中包括这些组合。此外，如同操作的特征尺寸、规格、材料类型、掺杂物轮廓、纹理位置等因素，可调整纹理层用于特定波长或波长的范围。在一方面，调整设备可允许特定补偿或波长的范围被吸收。在另一方面，调整设备可使特定波长或波长的范围通过过滤被减少或消除。
[0054]根据本公开的一些方面，纹理层可允许半导体层在设备内经历多个光传递，特别是在较长波长(即，红外线)。内部反射可增加有效光程长度，从而允许如同硅的材料，以小于标准硅的厚度来吸收光。如所描述，这增加在硅中的电磁辐射的有效光程长度，增加了设备的量子效率，从而导致改进信号的噪声比。
[0055]用于制造纹理层的材料可取决于设备的不同设计和所需的特性。因此，任何材料可被利用在纹理区的构建，被认为是在本范围内。在一方面，纹理区可在半导体层(例如，硅外延层)上直接地形成。在另一方面，附加材料可沉积在半导体层上，以支持纹理层的形成。非限定性例子的材料包括半导体材料、介电材料、硅、多晶硅、非晶硅、透明导电氧化物等，其中包括复合材料及其组合。在一个特定的方面，纹理层可以是纹理的多晶硅层。因此，多晶层可沉积在半导体层，或直接地或在中间钝化层上，然后以纹理形成纹理区域。在另一方面，纹理层可以是纹理的介电层。在这种情况下，纹理层可以是设置在半导体层上的形成钝化区的电介质层的一部分。在另一方面，纹理层可以是透明的导电氧化物或另一种半导体材料。在电介质层的情况下，纹理层可以是钝化层的纹理部分，或纹理层可从沉积于钝化层的其他电介质材料中被形成。
[0056]不同的方法可用来形成STI特征，且任何浅槽形成技术被认为是在本范围内。应该注意的是，在一方面，涉及激光烧蚀的纹理技术从本范围被明确否认。
[0057]在一些情况下，纹理层可通过使用图案掩蔽和照相平印术被形成，接着通过蚀刻定义特定结构或图案。在一方面，STI技术可用于形成纹理区域。各种STI技术被执行，且任何这样技术被认为是在本范围内。在一个非限定例子中，氧化物材料被沉积在材料上，用来蚀刻浅槽。氮化物材料的均匀涂层被沉积在氧化物材料上，然后由抗蚀材料的图案涂层用来作为掩蔽。因此，掩蔽的图案将定义未来的纹理区域的图案。任何的蚀刻过程可应用于整个层状材料。结果，抗蚀剂下的层状材料区域从蚀刻中被保护，而没有位于抗蚀剂下的层状材料区域则在过程中被蚀刻。这个过程被继续来产生浅槽(或孔)，在抗蚀材料之间不受保护的区域中被蚀刻，所述材料通过氮化物材料、氧化物材料，且进入基板。随着浅槽的蚀刻，抗蚀材料可由任何适当的过程被删除。应该注意的是，虽然术语“浅槽”是用来描述蚀刻过程，蚀刻图案结果不限于槽，而且包括孔、坑、锥等。
[0058]在一些方面，蚀刻区域可被留下作为开放间隔。在其他方面，进一步的处理可被执行填补蚀刻区域。例如，氧化物材料可被沉积在槽的两侧和底部，类似于氧化层。这样可通过热氧化过程、直接的氧化物沉积，或任何其他有用的过程被沉积。一旦蚀刻区域被充分地填充，最终的表面可通过如同，CMP处理技术，进一步地被加工，然后，一旦暴露，氮化层可被删除。
[0059]在另一方面，蚀刻的区域可经掺杂剂分布沿着侧壁和/或底部被高掺杂，生成表面区域。后表面区域可以起到阻碍光生载流子从接合处向纹理层运动的作用，并据此设计相应的掺杂剂分布。后表面区域在蚀刻区域的使用，可用于电钝化纹理层周围的区域。
[0060]表面特征可具有各种配置、结构，和大小，其取决于最终设备的所需特性。在一方面，例如，如图4所示，表面特征402被形成在材料层404内，例如，半导体层。在这种情况下的表面特征被均匀地设置为均匀网格图案，组成一系列间隔或孔406和线408或柱。仔细考虑各种均匀网格图案，并在一方面，图案可包括由间隔包围系列柱的均匀地间隔，或反之亦然取决于图案是否从蚀刻材料的顶部或者底部被看到。在另一方面，均匀网格图案可包括一系列线，围绕均匀隔开的一系列间隔，或线之间切断的孔，或反之亦然。
[0061]此外，如所描述，表面特征的蚀刻图案可以是预设定的非均匀图案。如图5所示，例如，蚀刻至材料层504的间隔506具有大致相同的大小和形状，且线或者柱508宽度不同。图6显示蚀刻图案为间隔606和线或柱608是不同的。应该注意的是，可考虑各种蚀刻图案，且本范围应该不限于此。关于非均匀图案，在一些方面，图案可以是随机的，或是线或柱、间隔，或者两者。
[0062]除了图案由STI过程形成，蚀刻的深度也可对光吸收具有影响。例如，在一方面，表面特征可具有均匀或大致均匀的厚度或高度。虽然深度或者高度可取决于设备的使用和设计有所不同，在一方面，高度或深度可以是约50nm到2微米。应该注意的是，在标准的STI加工，处理深度约为0.35微米，这也被认为是在本范围之内。在另一方面，表面特征可具有非均匀深度或高度，从而可多样化穿过纹理层的表面。在一些情况下，深度的变化可以是随机的，且在其他情况下是非随机的，其取决于设备的设计要求。在一方面，深度或高度可以是约50nm到2微米。在一些方面，可利用深度的离散程度。例如，在一方面，一个水平可具有
0.35微米的深度，而另一个水平可具有0.7微米的深度。通过使用不同的掩蔽，可获得不同深度的水平。类似地，后续水平可被蚀刻来创建第三水平、第四水平，或更多。应该注意的是，在一些方面，蚀刻水平可具有约50nm到2微米的厚度。
[0063]如所描述，根据本公开的一些方面，各种设备相比传统的光敏设备可显示出吸收率增加。例如，根据本公开的一些方面，有源半导体层具有约I微米到10微米的厚度，吸收特性可如下:一方面，半导体层可吸收投射的700nm光的约60%到80% ;在另一方面，半导体层可吸收投射的850nm光的约40%到60% ;而另一方面，半导体层可吸收投射的940nm光的约25 %到40 % ;在另一方面，半导体层可吸收投射的100nm光的约15 %到30 % ；而另一方面，半导体层可吸收投射的1064nm光的约5%到10%。此外，根据本公开的一些方面，根据结构，设备可表现出外量子效率(EQE)，约是1%到5%，小于上述描述的用于给定的光波长的吸收值。此外，进一步地注意的是，本公开的设备具有至少大致相同的暗电流，作为没有纹理区的标准的EPI设备。
[0064]虽然，本公开焦点在硅材料，应该理解的是，各种半导体材料也被考虑到使用，且应该考虑在本范围内。这些半导体材料的非限定例子可包括第四族元素材料、由第二族和第六族元素材料构成的化合物和合金、由第三族和第五族元素材料构成的化合物和合金，以及上述的组合物。更具体地，示范性的第四族元素材料可包括硅、炭(例如，钻石)、锗，和其组合。第四族元素材料的各种示例组合可包括碳化硅(SiC)和锗化硅(SiGe)。在特定的一方面，半导体材料可以是或包括硅。示例硅材料可包括非晶硅(a-Si)、微晶硅、多晶硅，和单晶硅，以及其他晶体类型。在另一方面，半导体材料可包括硅、碳、锗、氮化铝、氮化镓、铟镓砷化物、砷化铝镓，及其组合的至少一个。在另一方面，半导体材料可包括有用于制造成像器的任何材料，包括S1、SiGe、InGaAs等，包括其组合。
[0065]硅半导体层可以是允许电磁辐射探测和转换功能的任何厚度，因而硅材料的任何该厚度被认为在本范围内。在一些方面，纹理层增加设备的效率，如硅材料可比以前的更薄。降低硅材料的厚度，减少所需硅的量来制作该设备。在一方面，例如，硅材料具有约500nm到50μηι的厚度。在另一方面，娃材料具有小于或等于约ΙΟΟμπι的厚度。在另一方面，娃材料具有约Iym到I Ομπι的厚度。在另一方面，娃材料可具有约5μηι到50μηι的厚度。在另一方面，娃材料可具有约5μηι到I Ομπι的厚度。
[0066]各种掺杂材料被考虑用于形成多个掺杂区和在浅槽区域生成表面区域，且任何掺杂剂可用于该过程被认为是在本范围内。应该注意的是，使用的特定掺杂剂可根据不同的材料被掺杂，以及最终材料的预期使用。
[0067]掺杂剂可以是电荷转移或接收的掺杂剂种类。更具体地，相比半导体层，电子转移或空穴转移种类可导致区域在极性中变得更积极或消极。在一方面，例如，掺杂区可以是P-掺杂。在另一方面，掺杂区可以是η-掺杂。高掺杂区也可形成在掺杂区上或附近，来生成固定的二极管。在一个非限定例子中，半导体层可在极性是消极的，且掺杂区和高掺杂区可分别地掺杂?+和11掺杂。在一些方面，各种区域的11(--)、11(-)、11( + )、11(++)、？(--)、？(-)、？( + )，或P(++)类型掺杂可被使用。在一方面，掺杂材料的非限定例子可包括S、F、B、P、N、As、Se、Te、Ge、Ar、Ga、In、Sb 和其组合。
【主权项】
1.一种具有加强电磁福射吸收的光电设备，包括: 半导体层，耦合到支撑基板;及 一组浅槽隔离表面特征，位于所述半导体层和所述支撑基板之间，所述表面特征被定位与穿过所述半导体层的电磁辐射相互作用。2.根据权利要求1所述的光电设备，其中，所述半导体层是单晶硅。3.根据权利要求1所述的光电设备，还包括: 第一粘结层，耦合在所述半导体层和所述支撑基板之间。4.根据权利要求3所述的光电设备，其中，所述第一粘结层被耦合在所述支撑基板和所述表面特征之间。5.根据权利要求3所述的光电设备，还包括: 第二粘结层，位于所述第一粘结层和所述表面特征之间。6.根据权利要求5所述的光电设备，还包括: 反射器层，被配置在所述第一粘结层和所述第二粘结层之间。7.根据权利要求1所述的光电设备，其中，所述表面特征被形成在所述支撑基板。8.根据权利要求1所述的光电设备，其中，所述表面特征被形成在所述半导体层。9.根据权利要求1所述的光电设备，其中，所述表面特征根据预设定的图案被布置。10.根据权利要求9所述的光电设备，其中，所述预设定的图案是至少基本上均匀的网格。11.根据权利要求9所述的光电设备，其中，所述预设定的图案是非均匀的布置。12.根据权利要求1所述的光电设备，其中，所述表面特征具有至少基本上均匀的高度。13.根据权利要求1所述的光电设备，其中，所述表面特征在高度上是不均匀的。14.根据权利要求1所述的光电设备，还包括: 设备层，耦合到所述表面特征对面的所述半导体层。15.根据权利要求1所述的光电设备，其中，所述设备结构性地配置为正面照明的光电设备。16.根据权利要求1所述的光电设备，其中，所述设备结构性地配置为背面照明的光电设备。17.一种制作光电设备的方法，其步骤包括: 使用浅槽隔离蚀刻，在半导体层生成一组表面特征;且 在支撑基板和半导体层之间粘结所述一组表面特征。18.根据权利要求17所述的方法，其中，生成所述一组表面特征的步骤，还包括: 在所述半导体层表面的至少一个部分上，生成所述一组表面特征。19.根据权利要求17所述的方法，其中，生成所述一组表面特征的步骤，还包括: 在所述支撑基板表面的至少一个部分上，生成所述一组表面特征。20.根据权利要求17所述的方法，其中，在所述支撑基板和所述半导体层之间粘结所述一组表面特征的步骤，还包括: 在所述半导体层上配置第一粘结层;及 将所述第一粘结层与沉积在所述支撑基板上的第二粘结层粘结。21.根据权利要求20所述的方法，其步骤还包括: 将所述半导体层粘结至所述支撑基板之前，在所述第一粘结层或者所述第二粘结层的至少一个上沉积反射器层。22.根据权利要求17所述的方法，其步骤还包括: 使所述支撑基板对面的所述半导体层薄型化至2微米-10微米的厚度，以生成原始的薄的表面;及 在所述薄的表面上形成设备层。
【文档编号】H01L27/146GK105849907SQ201380079262
【公开日】2016年8月10日
【申请日】2013年11月19日
【发明人】H·哈达, J·蒋
【申请人】西奥尼克斯股份有限公司