一种阵列基板的制造方法

文档序号:10513896阅读:295来源:国知局
一种阵列基板的制造方法
【专利摘要】本发明提供了一种阵列基板的制造方法,包括:形成一第一金属层于一基板的上方,该第一金属层包括一栅极;形成一图案化的栅极绝缘层于基板的上方以覆盖第一金属层,并形成一金属氧化物层于栅极绝缘层的上方;形成一第二金属层于栅极绝缘层的上方,该第二金属层包括一漏极和一源极,该金属氧化物层位于漏极与源极之间;形成一钝化层于栅极绝缘层及第二金属层的上方;以及形成一透明导电层于钝化层的上方。相比于现有技术,本发明将诸如氧化铟镓锌的金属氧化物层作为硬掩膜层,可透过硬掩膜层来形成具有陡峭状图案边缘的钝化层,进而改善L0漏光情形,并且提升入射光的穿透率。
【专利说明】
一种阵列基板的制造方法
技术领域
[0001]本发明涉及液晶显示技术领域,尤其涉及一种液晶显示设备中的阵列基板的制造方法。
【背景技术】
[0002]当前,液晶显示器作为平板显示器的一种已被广泛地应用在各个领域中,它具有低功耗、薄形质轻等优点。通常来说,液晶显示器包括一液晶面板,该液晶面板包括具有像素电极的薄膜晶体管阵列基板(array substrate)、具有公共电极的彩色滤光片基板(color filter substrate)以及填充在薄膜晶体管阵列基板和彩色滤光片基板之间的液晶层。由于像素电极和公共电极各自所施加的电压不同从而会产生垂直电场,通过这两个电极控制施加到液晶层的电场强度以便控制入射光的透射率,进而实现对液晶面板亮与暗的控制。
[0003]在现有技术中,薄膜晶体管阵列基板的一种设计方案是采用PSA(PolymerSustained Alignment,聚合物稳定配向)技术,利用UV光线控制液晶分子的配向,不仅可省去突起和狭缝,还可改善液晶分子的偏转速度,最快可达到4ms,提升了像素开口率。另一设计方案是米用TDE(Three Dimens1nally shaped pixel Electrode,三维形状的像素电极)技术,在玻璃基板上形成一栅极绝缘层,然后在栅极绝缘层的上方形成一图案化的保护层(patterned passivat1n layer),再将像素电极层覆盖于该图案化保护层。相比于PSA技术,当液晶分子的间隙(gap)较小时,TDE技术仍然可实现较高的穿透率。
[0004]此外,在液晶显示器的生产过程中,某些像素无法正常显示,导致像素的点缺陷。一般来说,点缺陷可分为亮点和暗点,为了确保液晶面板的显示品质,通常在完成阵列基板和彩色滤光片基板的制作工序后将会进行全黑画面检查和全白画面检查,以发现液晶面板的点缺陷。由于人眼对亮点非常敏感且易于辨认,因此往往针对最暗灰阶LO来观看是否存在漏光现象。在现有的TDE制程中,尤其是钝化层透过干蚀刻工艺形成预设图案时,图案化钝化层的图案边缘与水平方向的夹角往往较平缓(诸如70度),进而在该位置附近出现了明显的LO漏光情形。
[0005]有鉴于此,如何设计一种新的阵列基板的制程方案,或者对现有的阵列基板制程进行改进,以改善钝化层图案边缘附近的LO漏光情形,提升入射光穿透率,是业内相关技术人员亟待解决的一项课题。

【发明内容】

[0006]针对现有技术中的阵列基板的制造方法在钝化层的图案边缘附近出现LO漏光等缺陷,本发明提供了一种阵列基板的制造方法。
[0007]依据本发明的一个方面,提供了一种阵列基板的制造方法,包括以下步骤:
[0008]形成一第一金属层于一基板的上方,所述第一金属层包括一栅极;
[0009]形成一图案化的栅极绝缘层于所述基板的上方以覆盖所述第一金属层,并形成一金属氧化物层于所述栅极绝缘层的上方,所述金属氧化物层与所述栅极正对设置;
[0010]形成一第二金属层于所述栅极绝缘层的上方,其中所述第二金属层包括一漏极和一源极,所述金属氧化物层位于所述漏极与所述源极之间作为一主动层;
[0011 ]形成一钝化层于所述栅极绝缘层及所述第二金属层的上方;以及
[0012]形成一透明导电层于所述钝化层的上方。
[0013]在其中的一实施例,采用半调光罩(half-tone)方式形成所述栅极绝缘层和所述金属氧化物层。
[0014]在其中的一实施例,上述形成所述栅极绝缘层和所述金属氧化物层的步骤还包括:采用物理气相沉积(Physical Vapor Deposit1n,PVD)方式形成一平坦的金属氧化物层于所述栅极绝缘层的上方;涂布一光刻胶层于所述金属氧化物层的上方;形成一图案化的多个通孔于所述光刻胶层,以暴露出该金属氧化物层的一部分;对暴露出的部分金属氧化物层进行第一次湿蚀刻,以对所述金属氧化物层进行图案化处理,从而暴露出所述栅极绝缘层的一部分;对暴露出的部分栅极绝缘层进行干蚀刻,并对所述光刻胶层进行灰化处理;以及对图案化的所述金属氧化物层进行第二次湿蚀刻,以移除所述金属氧化物层中的、位于所述栅极正上方区域之外的其它部分。
[0015]在其中的一实施例,所述金属氧化物层为氧化铟镓锌(IGZO)材质。
[0016]在其中的一实施例,所述钝化层的图案边缘与水平方向的夹角不小于70度。
[0017]在其中的一实施例,所述钝化层的图案边缘与水平方向的夹角为86度。
[0018]在其中的一实施例,所述钝化层为氧化硅、氮氧化硅或氮化硅材质。
[0019]在其中的一实施例,所述透明导电层为氧化铟锡(ITO)材质。
[0020]在其中的一实施例,所述阵列基板适于一平面显示设备。
[0021]采用本发明的阵列基板的制造方法,首先形成第一金属层于一基板的上方,接着形成图案化的栅极绝缘层于基板的上方并形成一金属氧化物层于栅极绝缘层的上方,然后形成第二金属层于栅极绝缘层的上方,接着形成一钝化层于栅极绝缘层及第二金属层的上方,最后形成一透明导电层于钝化层的上方。相比于现有技术,本发明将诸如氧化铟镓锌的金属氧化物层作为硬掩膜层,可透过硬掩膜层来形成具有陡峭状图案边缘的钝化层,进而改善LO漏光情形,并且提升入射光的穿透率。
【附图说明】
[0022]读者在参照附图阅读了本发明的【具体实施方式】以后,将会更清楚地了解本发明的各个方面。其中,
[0023]图1A和图1B分别示出现有技术的一种阵列基板制程中,采用光刻胶对钝化层进行蚀刻前后的状态示意图;
[0024]图2A至图2F分别示出现有技术的一种阵列基板的制造方法的分解示意图;
[0025]图3A至图3F分别示出现有技术的另一阵列基板的制造方法的分解示意图;
[0026]图4示出依据本发明的一实施方式的阵列基板的制造方法的流程框图;
[0027]图5A至图5E示出图4的阵列基板的制造方法的分解示意图;以及
[0028]图6A至图6F分别示出图5B中的形成栅极绝缘层和金属氧化物层的分解示意图。
【具体实施方式】
[0029]为了使本申请所揭示的技术内容更加详尽与完备,可参照附图以及本发明的下述各种具体实施例,附图中相同的标记代表相同或相似的组件。然而,本领域的普通技术人员应当理解,下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外,附图仅仅用于示意性地加以说明,并未依照其原尺寸进行绘制。
[0030]下面参照附图,对本发明各个方面的【具体实施方式】作进一步的详细描述。
[0031]图1A和图1B分别示出现有技术的一种阵列基板制程中,采用光刻胶对钝化层进行蚀刻前后的状态示意图。其中,图1A为利用光刻胶100对钝化层102进行干蚀刻(dry etch)之前的状态,图1B为利用光刻胶100对钝化层102进行干蚀刻之后的状态。
[0032]将图1A与图1B对比可知,干蚀刻之后,位于钝化层102上方的光刻胶100被蚀刻掉了一部分(如虚线所示),而且光刻胶100下方的钝化层也受到蚀刻的影响,在其图案边缘形成了与水平方向夹角为a的斜坡。由于光刻胶100与钝化层102之间为直接接触,钝化层102也会被蚀刻掉一部分,从而使图案边缘处的斜坡较平缓。例如,该斜坡对应的夹角为70度时,在图案化钝化层102的狭缝位置附近,当钝化层的厚度为0.2um时,其对比度从4220急剧下降至1316;当钝化层的厚度为0.5um时,其对比度从4220更下降为625。此外,实验数据也表明,在相同厚度的钝化层时,当上述夹角为45度时,入射光的穿透率仅为0.145;当夹角增加至70度时,入射光的穿透率也可略微地提升至0.154,但仍然会出现最暗灰阶LO漏光情形。
[0033]图2A至图2F分别示出现有技术的一种阵列基板的制造方法的分解示意图。
[0034]如图2A所示,首先形成第一金属层(first metal layer)202于基板200的上方,该第一金属层202包括一栅极(gate electrode)。如图2B所示,于第一金属层202的上方以及基板200的上方形成栅极绝缘层(gate insulat1n layer)204,并且还需使用光罩在第一金属层202上方形成一通孔(through hole)。在图2C中,于栅极绝缘层204的上方形成一非晶娃半导体层206。在图2D中,于栅极绝缘层204的上方形成图案化的第二金属层(secondmetal layer),该第二金属层包括源极(source electrode)208和漏极(drain electrode)210。如图2E所示,形成一图案化的钝化层(passivat1n layer)212于栅极绝缘层204和第二金属层的上方。如图2F所示,在图案化的钝化层表面以及对应的钝化层沟槽(groove)中填充一透明导电层214。由上述可知,第二金属层上的源极208与漏极210之间采用非晶硅半导体层作为主动层,当使用光刻胶对钝化层进行蚀刻时,其图案边缘与水平方向的夹角较小,容易造成最暗灰阶LO漏光的不良情形。
[0035]图3A至图3F分别示出现有技术的另一阵列基板的制造方法的分解示意图。
[0036]类似于图2A?图2F,在图3A?图3F的制程分解示意图中,其主要区别是在于,在图3B中形成非晶硅半导体层206时,无需使用额外的光罩在第一金属层202的上方形成通孔。在图3D中,在栅极绝缘层204和第二金属层的上方形成钝化层212时,才形成第一金属层202上方的通孔。无论如何,由于第二金属层上的源极208与漏极210之间仍然采用非晶硅半导体层作为主动层,当使用光刻胶对钝化层进行蚀刻时,其图案边缘与水平方向的夹角较小,也容易造成最暗灰阶LO漏光的不良情形。
[0037]图4示出依据本发明的一实施方式的阵列基板的制造方法的流程框图。图5A至图5E示出图4的阵列基板的制造方法的分解示意图。
[0038]参照图4并结合图5A?5E,首先执行步骤Sll,形成第一金属层302于基板300的上方,该第一金属层302包括一栅极(如图5A)。接着执行步骤S13,形成一图案化的栅极绝缘层304于基板300的上方以覆盖第一金属层302,并形成一金属氧化物层306于栅极绝缘层304的上方,该金属氧化物层304与栅极正对设置(如图5B)。例如,可采用半调光罩(half-tone)方式形成栅极绝缘层304和金属氧化物层306。较佳地,金属氧化物层306为氧化铟镓锌(IGZO)材质。
[0039]然后,在步骤S15中,形成第二金属层于栅极绝缘层304的上方。第二金属层包括一漏极310和一源极308。金属氧化物层306位于漏极310与源极308之间作为一主动层(如图5C)。接着执行步骤S17,形成一钝化层312于栅极绝缘层304及第二金属层的上方(如图f5D)。最后执行步骤S19,形成一透明导电层314于钝化层312的上方(如图5E)。较佳地,钝化层312为氧化硅、氮氧化硅或氮化硅材质。透明导电层314为氧化铟锡(ITO)材质。
[0040]图6A至图6F分别示出图5B中的形成栅极绝缘层和金属氧化物层的分解示意图。
[0041]参照图6A,在形成栅极绝缘层304之后,采用物理气相沉积(Physical VaporDeposit1n,PVD)方式形成一平坦的金属氧化物层306于栅极绝缘层304的上方。接着,涂布一光刻胶层316于金属氧化物层306的上方(如图6B)。然后在图6C中,形成一图案化的多个通孔(through hole)于光刻胶层316,以暴露出该金属氧化物层306的一部分。接着在图6D中,对暴露出的部分金属氧化物层306进行第一次湿蚀刻(first wet etch),以对金属氧化物层306进行图案化处理,从而暴露出栅极绝缘层304的一部分。在图6E中,对暴露出的部分栅极绝缘层304进行干蚀刻(dry etch),并对光刻胶层316进行灰化处理(ash process)。如图6F,对图案化的金属氧化物层306进行第二次湿蚀刻(second wet etch),以移除金属氧化物层306中的位于栅极正上方区域之外的其它部分。
[0042]由上述可知,相比于现有技术,本发明将诸如氧化铟镓锌的金属氧化物层306作为硬掩膜层,当采用光刻胶层进行蚀刻时,可透过硬掩膜层来形成具有陡峭状图案边缘的钝化层,进而改善LO漏光情形,并且提升入射光的穿透率。实验数据表明,当该夹角为45度时,入射光的穿透率为0.145;当该夹角为70度时,入射光的穿透率为0.154;而当该夹角为86度时,入射光的穿透率增大为0.182,提升幅度为(0.182-0.154)/0.154,即18.18%。
[0043]采用本发明的阵列基板的制造方法,首先形成第一金属层于一基板的上方,接着形成图案化的栅极绝缘层于基板的上方并形成一金属氧化物层于栅极绝缘层的上方,然后形成第二金属层于栅极绝缘层的上方,接着形成一钝化层于栅极绝缘层及第二金属层的上方,最后形成一透明导电层于钝化层的上方。相比于现有技术,本发明将诸如氧化铟镓锌的金属氧化物层作为硬掩膜层,可透过硬掩膜层来形成具有陡峭状图案边缘的钝化层,进而改善LO漏光情形,并且提升入射光的穿透率。
[0044]上文中,参照附图描述了本发明的【具体实施方式】。但是,本领域中的普通技术人员能够理解,在不偏离本发明的精神和范围的情况下,还可以对本发明的【具体实施方式】作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
【主权项】
1.一种阵列基板的制造方法,其特征在于,该制造方法包括以下步骤: 形成一第一金属层于一基板的上方,所述第一金属层包括一栅极; 形成一图案化的栅极绝缘层于所述基板的上方以覆盖所述第一金属层,并形成一金属氧化物层于所述栅极绝缘层的上方,所述金属氧化物层与所述栅极正对设置; 形成一第二金属层于所述栅极绝缘层的上方,其中所述第二金属层包括一漏极和一源极,所述金属氧化物层位于所述漏极与所述源极之间作为一主动层; 形成一钝化层于所述栅极绝缘层及所述第二金属层的上方;以及 形成一透明导电层于所述钝化层的上方。2.根据权利要求1所述的阵列基板的制造方法,其特征在于,采用半调光罩方式形成所述栅极绝缘层和所述金属氧化物层。3.根据权利要求2所述的阵列基板的制造方法,其特征在于,上述形成所述栅极绝缘层和所述金属氧化物层的步骤还包括: 采用物理气相沉积方式形成一平坦的金属氧化物层于所述栅极绝缘层的上方; 涂布一光刻胶层于所述金属氧化物层的上方; 形成一图案化的多个通孔于所述光刻胶层,以暴露出该金属氧化物层的一部分; 对暴露出的部分金属氧化物层进行第一次湿蚀刻,以对所述金属氧化物层进行图案化处理,从而暴露出所述栅极绝缘层的一部分; 对暴露出的部分栅极绝缘层进行干蚀刻,并对所述光刻胶层进行灰化处理;以及对图案化的所述金属氧化物层进行第二次湿蚀刻,以移除所述金属氧化物层中的、位于所述栅极正上方区域之外的其它部分。4.根据权利要求1所述的阵列基板的制造方法,其特征在于,所述金属氧化物层为氧化铟镓锌材质。5.根据权利要求1所述的阵列基板的制造方法,其特征在于,所述钝化层的图案边缘与水平方向的夹角不小于70度。6.根据权利要求5所述的阵列基板的制造方法,其特征在于,所述钝化层的图案边缘与水平方向的夹角为86度。7.根据权利要求1所述的阵列基板的制造方法,其特征在于,所述钝化层为氧化硅、氮氧化硅或氮化硅材质。8.根据权利要求1所述的阵列基板的制造方法,其特征在于,所述透明导电层为氧化铟锡材质。9.根据权利要求1所述的阵列基板的制造方法,其特征在于,所述阵列基板适于一平面显示设备。
【文档编号】G02F1/1368GK105870055SQ201610206328
【公开日】2016年8月17日
【申请日】2016年4月5日
【发明人】杜振源, 吴振中, 张家铭
【申请人】友达光电股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1