以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法
【专利摘要】本发明公开了一种以大高宽比硅纳米柱阵列为基底的半导体光敏电阻及其制备方法。该种光敏电阻是以大高宽比硅纳米柱阵列为基底，光敏材料层包裹在纳米阵列表面。其制作方法包括：在硅片表面制备大高宽比纳米柱阵列；在硅纳米柱阵列表面包裹硫化镉等光敏材料层；在光敏材料层表面用热蒸发的方法制备插指电极。这种半导体光敏电阻，借助于硅表面的大高宽比柱状纳米结构，可以有效增加基底的表面比，提高单位面积上光敏材料量，增加敏感材料与入射光的接触面积，增加对入射光的吸收，从而实现提高光敏电阻性能的目的。本发明对敏感材料的选择性更为广泛，可以克服有些敏感材料难以纳米化的问题，可以应用于多种半导体光敏电阻表面。
【专利说明】
以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法
技术领域
[0001]本发明涉及半导体微纳加工及半导体光敏电阻技术领域，尤其是一种以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法。
【背景技术】
[0002]在科学技术和工业生产力迅猛发展的今天，光敏电阻已经广泛应用在工业生产与日常生活的很多方面。光敏电阻是利用半导体的光电效应制成的一种电阻值随入射光的强弱而改变的电阻器，常用的制作材料为硫化镉，另外还有砸、砸化镉、硫化铅和硫化铋等材料。这些光敏材料具有在特定波长的光照射下其阻值迅速减小的特性，这是由于光敏电阻受到光照时，只要光子能量大于敏感材料的禁带宽度，价带电子将吸收光子能量，跃迀到导带，并在价带中产生带正电的空穴，这种由光照产生的电子-空穴对增加了半导体材料中载流子的数量，使其电阻率变小。当光照消失后，由光子激发所产生的电子-空穴对将逐步复合，光敏电阻的阻值也将逐渐恢复原值。
[0003]随着纳米科技的发展，科学家们将敏感材料直接纳米化，比如在基底表面制备硫化镉纳米线等，来增加敏感材料对入射光的吸收，以达到提高光敏电阻性能的目的。但是光敏材料的纳米化也存在很多问题，比如在制备过程中，纳米粒子发生团聚，直接影响光敏器件性能，同时，有些敏感特性好的光敏材料是很难直接纳米化。
【发明内容】
[0004](一)要解决的技术问题
[0005]有鉴于此，本发明的主要目的在于提供一种以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法，以提尚光敏电阻的性能。
[0006](二)技术方案
[0007]为达到上述目的，本发明提供了一种以大高宽比硅纳米柱阵列为基底的光敏电阻，该光敏电阻是在硅表面有大高宽比的纳米柱阵列，且在纳米柱阵列表面包裹有光敏材料层。
[0008]上述方案中，所述大高宽比的纳米柱阵列是直径为50-1500纳米，高度为0.2-3微米的纳米柱构成的硅纳米柱阵列。所述光敏材料层采用的光敏材料是硫化镉、砸、砸化镉、硫化铅或硫化秘。
[0009]为达到上述目的，本发明还提供了一种以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，该方法包括:步骤I:在娃片表面制备大高宽比纳米柱阵列;步骤2:在娃纳米柱阵列表面包裹光敏材料层;步骤3:在光敏材料层表面制备插指电极。
[0010]上述方案中，步骤I中所述在硅片表面制备大高宽比纳米柱阵列，是采用氯化铯纳米岛自组装的方法在硅片表面制备高宽比为I至13的纳米柱阵列。所述的纳米柱阵列是由直径为50-1500纳米，高度为0.2-3微米的纳米柱结构构成。
[0011]上述方案中，步骤I中所述在硅纳米柱阵列表面包裹光敏材料层，是采用磁控溅射的方法在硅纳米柱阵列表面包裹光敏材料层。所述光敏材料层采用的光敏材料是硫化镉、砸、砸化镉、硫化铅或硫化铋。
[0012]上述方案中，步骤3中所述在光敏材料层表面制备插指电极，是在光敏材料层表面采用热蒸发的方法制备插指电极。所述在光敏材料层表面采用热蒸发的方法制备插指电极，包括:将带有电极图形结构的镂空金属掩膜覆盖在镀完硫化镉薄膜后的硅片表面，用热蒸发的方法在表面蒸发钛银电极层。
[0013](三)有益效果
[0014]从上述技术方案可以看出，本发明具有以下有益效果:
[0015]1、本发明提供的以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法，将大高宽比的纳米柱阵列以基底的形式应用于光敏电阻的表面，这是一种通过改变基底表面形貌来提升光敏电阻性能的新思路。相对于常规的将特定敏感材料直接纳米化的方法，本发明对敏感材料的选择性更为广泛，可以克服有些敏感材料难以纳米化的问题，可以应用于多种半导体光敏电阻表面。
[0016]2、本发明提出将氯化铯纳米岛自组装技术应用于半导体光敏电阻领域，将大高宽比硅纳米阵列以基底的形式应用于光敏电阻表面，借助于硅表面的大高宽比柱状纳米结构，可以有效增加基底的表面比，提高单位面积上敏感材料量，增加敏感材料与入射光的接触面积，增加对入射光的吸收，从而提高了光敏电阻的性能。
[0017]3、本发明提供的以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法，对敏感材料的选择性更为广泛，可以克服有些敏感材料难以纳米化的问题，可以应用于多种半导体光敏电阻表面。
【附图说明】
[0018]图1是本发明提供的以大高宽比硅纳米柱阵列为基底的光敏电阻的制备方法流程图。
[0019]图2是依照本发明实施例的在硅片表面蒸发一层氯化铯薄膜的示意图；
[0020]图3是依照本发明实施例的在硅片表面形成一个个类似水滴的纳米氯化铯半岛结构的示意图；
[0021]图4是依照本发明实施例的以团聚的氯化铯岛结构为掩膜将氯化铯结构转移到硅表面的示意图；
[0022]图5是依照本发明实施例的将氯化铯去掉后制作的纳米柱结构的示意图；
[0023]图6是依照本发明实施例的在纳米阵列表面包裹一层光敏材料层的示意图；
[0024]图7是依照本发明实施例的在样品表面制备插指电极的示意图；
[0025]图8是依照本发明实施例的硅片表面用氯化铯纳米岛自组装技术制备的大高宽比纳米柱阵列的SEM图片；
[0026]图9是依照本发明实施例的硫化镉薄膜包裹后的纳米柱阵列的SEM图片。
【具体实施方式】
[0027]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0028]本发明提供的以大高宽比硅纳米柱阵列为基底的光敏电阻及其制备方法，此种光敏电阻是在硅表面有大高宽比的纳米柱阵列，且在纳米柱阵列表面包裹有光敏材料层。其制作方法包括:
[0029]步骤1:在娃片表面制备大高宽比纳米柱阵列；其中，大高宽比娃纳米柱阵列是指高宽比为I至13的硅纳米柱阵列，具体可以根据工艺需要调节，在本发明中可以为直径是50-1500纳米，高度为0.2-3微米的纳米柱构成的娃纳米柱阵列。
[0030]步骤2:用磁控溅射的方法在硅纳米柱阵列表面包裹光敏材料层;光敏材料层采用的光敏材料是硫化镉、砸、砸化镉、硫化铅或硫化铋等。
[0031]步骤3:在光敏材料层表面用热蒸发的方法制备插指电极，其中插指电极可以是钛银电极。
[0032]本发明提出将氯化铯纳米岛自组装技术应用于半导体光敏电阻领域，将大高宽比硅纳米阵列以基底的形式应用于光敏电阻表面，借助于硅表面的大高宽比柱状纳米结构，可以有效增加基底的表面比，提高单位面积上敏感材料量，增加敏感材料与入射光的接触面积，增加对入射光的吸收，从而提高了光敏电阳的性能。具体的制备方法如下:
[0033]第一，用氯化铯纳米岛自组装的方法在硅片表面制备大高宽比硅纳米柱阵列。其中，大高宽比硅纳米柱阵列是直径是50-1500纳米，高度为0.2-3微米的纳米柱构成的硅纳米柱阵列。
[0034]在本步骤中，将抛光的硅片清洗干净后放入真空镀膜腔体内，蒸发氯化铯薄膜，膜厚100-7000埃，如图2所示。氯化铯薄膜镀完后，向腔体内通入一定湿度的气体，相对湿度为10%_70%，显影氯化铯薄膜，氯化铯在湿度气体作用下发生团聚，在硅片表面形成一个个类似水滴的纳米氯化铯半岛结构如图3所示。以团聚的氯化铯岛结构为掩膜，利用等离子体刻蚀技术刻蚀硅，从而将氯化铯结构转移到硅表面上，刻蚀转移结构结果如图4所示。等离子体刻蚀工艺是通过F离子与硅反应而将硅刻蚀掉，同时不会与氯化铯反应，使氯化铯结构下的硅得到保护，而没有氯化铯结构覆盖的部分硅将被刻蚀掉一定厚度，实现氯化铯结构的图形转移。等离子体刻蚀利用SF6和C4F8为刻蚀气体，He为冷却气体。工作压强4Pa，激励功率400瓦，偏压功率为30瓦，刻蚀时间1-10分钟，刻蚀结果如图4所示意。硅表面刻蚀完成后，样品放入去离子水中2分钟，即可将氯化铯溶解掉，从而制作出直径是50-1500纳米，高度为
0.2-3微米的纳米柱结构，如图5所示意。
[0035]第二，用磁控溅射镀膜等方法在纳米阵列表面包裹一层厚度约为200纳米的光敏材料层，例如硫化镉、砸、砸化镉、硫化铅或硫化铋等光敏材料，如图6所示。磁控溅射法具有成膜质量好、薄膜附着力强、薄膜成分易于控制和工艺步骤简单等优点，是未来制备高质量光敏薄膜的一个理想方法。对于硫化镉、砸化镉等半导体材料，选用射频磁控溅射配合强磁靶，能在硅片表面制备出单晶或多晶薄膜。其原理是利用氩离子轰击靶材，在基底表面沉积成膜。在镀膜过程中需要控制溅射功率、工作压强、氩气的流量、靶极距等参数。
[0036]第三，用光刻技术及热蒸发等方式在样品表面制备插指电极。掩膜版是带有插指电极图形的镂空钛板，在真空下热蒸发几百纳米厚度的钛银电极层，插指电极的形貌是为了更加有力地观测表面敏感材料电阻的变化，提升半导体光敏电阻的灵敏度，如图7所示。图8为硅片表面用氯化铯纳米岛自组装技术制备的大高宽比纳米柱阵列(SEM图)。图9为硫化镉薄膜包裹后的纳米柱阵列(SEM图)。
[0037]实施例
[0038]步骤I，在抛光硅片上以热蒸发方法制备氯化铯薄膜，薄膜厚度200纳米。
[0039]步骤2，将镀有氯化铯薄膜的硅片放入湿度为40%的通气腔体内，湿度由通入腔体的潮湿气体流量控制，在这一湿度条件下显影30分钟，使氯化铯薄膜团聚成纳米岛结构，在娃片表面形成氯化铯纳米岛结构。氯化铯纳米岛平均直径400纳米。
[0040]步骤3，将表面有氯化铯岛结构的硅片放入等离子体刻蚀机的刻蚀腔体内，刻蚀工艺参数为压强4帕，刻蚀气体SF6: C4F8: He = 60:150:1Osccm，激励功率400瓦，偏压功率为30瓦，刻蚀时间5分钟。
[0041 ]步骤4，将硅片取出后放入水中，时间2分钟，使硅片上的氯化铯岛结构溶解，从而在表面获得平均直径约400纳米，高度1.5微米的纳米柱阵列的硅片。
[0042]步骤5，在表面有纳米柱阵列的硅片放入磁控溅射系统腔体内，射频溅射硫化镉靶，溅射功率为20瓦，Ar 20sccm，靶极距为80毫米，工作压强为0.2帕，溅射时间为30分钟。
[0043 ]步骤6，将镀完硫化镉薄膜后的硅片加热500摄氏度，保持15分钟。
[0044]步骤7，将带有电极图形结构的镂空金属掩膜覆盖在镀完硫化镉薄膜后的硅片表面，用热蒸发的方法在表面蒸发200纳米厚的钛/银电极层。
[0045]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种以大高宽比硅纳米柱阵列为基底的光敏电阻，其特征在于，该光敏电阻是在硅表面有大高宽比的纳米柱阵列，且在纳米柱阵列表面包裹有光敏材料层。2.根据权利要求1所述的以大高宽比硅纳米柱阵列为基底的光敏电阻，其特征在于，所述大高宽比的纳米柱阵列是直径为50-1500纳米，高度为0.2-3微米的纳米柱构成的硅纳米柱阵列。3.根据权利要求1所述的以大高宽比硅纳米柱阵列为基底的光敏电阻，其特征在于，所述光敏材料层采用的光敏材料是硫化镉、砸、砸化镉、硫化铅或硫化铋。4.一种以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，该方法包括: 步骤I:在娃片表面制备大高宽比纳米柱阵列； 步骤2:在娃纳米柱阵列表面包裹光敏材料层； 步骤3:在光敏材料层表面制备插指电极。5.根据权利要求4所述的以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，步骤I中所述在硅片表面制备大高宽比纳米柱阵列，是采用氯化铯纳米岛自组装的方法在硅片表面制备高宽比为I至13的纳米柱阵列。6.根据权利要求5所述的以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，所述的纳米柱阵列是由直径为50-1500纳米，高度为0.2-3微米的纳米柱结构构成。7.根据权利要求4所述的以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，步骤I中所述在硅纳米柱阵列表面包裹光敏材料层，是采用磁控溅射的方法在硅纳米柱阵列表面包裹光敏材料层。8.根据权利要求7所述的以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，所述光敏材料层采用的光敏材料是硫化镉、砸、砸化镉、硫化铅或硫化铋。9.根据权利要求4所述的以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，步骤3中所述在光敏材料层表面制备插指电极，是在光敏材料层表面采用热蒸发的方法制备插指电极。10.根据权利要求9所述的以大高宽比硅纳米柱阵列为基底的光敏电阻的制作方法，其特征在于，所述在光敏材料层表面采用热蒸发的方法制备插指电极，包括: 将带有电极图形结构的镂空金属掩膜覆盖在镀完硫化镉薄膜后的硅片表面，用热蒸发的方法在表面蒸发钛银电极层。
【文档编号】H01L31/18GK105870222SQ201610407694
【公开日】2016年8月17日
【申请日】2016年6月12日
【发明人】刘静, 伊福廷, 张天冲, 王波, 王雨婷
【申请人】中国科学院高能物理研究所