用于防止选择性外延过程中的侧壁缺陷的方法和结构的制作方法

用于防止选择性外延过程中的侧壁缺陷的方法和结构的制作方法
【专利摘要】提供了沟槽(和用于形成沟槽的过程)，其减小或防止III?V族或锗(Ge)材料(例如“缓冲”材料)从衬底材料的顶表面的选择性外延生长中的晶体缺陷。缺陷可以由选择性外延侧壁生长与氧化物沟槽侧壁的冲突引起。这种沟槽包括(1)沟槽，具有相对于衬底表面40度到70度(例如55度)之间的倾斜侧壁；和/或(2)组合沟槽，具有上沟槽，上沟槽在下沟槽的开口上并完全包围下沟槽的开口(例如下沟槽可以具有倾斜侧壁、短竖直壁或高竖直壁)。在生长接触或生长紧靠着它在其中生长的沟槽的竖直侧壁的情况下，这些沟槽减小或防止了外延侧壁生长中的缺陷。
【专利说明】
用于防止选择性外延过程中的侧壁缺陷的方法和结构
技术领域
[0001 ]电路器件以及基于鳍状物的电路器件的制造和结构。
【背景技术】
[0002]在衬底上的电路器件(例如在半导体(例如硅)衬底上的集成电路(IC)晶体管、电阻器、电容器等)的性能和产量的增大通常是这些器件的设计、制造和操作过程中要考虑的主要因素。例如，在设计和制造或形成金属氧化物半导体(MOS)晶体管器件的过程中，例如用于互补金属氧化物半导体(CMOS)中的，常常希望增大N型MOS器件(n-MOS)沟道中电子的运动，及增大P型MOS器件(p-MOS)沟道中带正电空穴的运动。但由于在用于形成MOS的材料的层之间产生的晶格失配和缺陷而降低了性能和运动。
[0003]对于一些CMOS实现方式，如在硅上II1-V族材料外延生长的晶格失配材料的协整是很大的难题。当前没有现有技术的解决方案来协整在单一硅衬底上的η-和p-MOS材料外延生长。因而在当前应用中，由于材料中的大晶格失配，当在硅材料衬底上生长新材料(I I1-V族、锗(Ge))时产生了缺陷。
【附图说明】
[0004]图1是半导体衬底基体在浅沟槽隔离(STI)区之间的沟槽中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)材料之后的一部分的示意性横截面图。
[0005]图2是半导体衬底基体在具有倾斜侧壁的沟槽中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)材料之后的一部分的示意性横截面图。
[0006]图3是半导体衬底基体在具有斜壁下沟槽的开口上并包围其的上沟槽的组合沟槽中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)材料之后的一部分的示意性横截面图。
[0007]图4是半导体衬底基体在具有高竖直壁下沟槽的开口上并包围其的上沟槽的组合沟槽中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)材料之后的一部分的示意性横截面图。
[0008]图5是半导体衬底基体在具有短竖直壁下沟槽的开口上并包围其的上沟槽的组合沟槽中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)材料之后的一部分的示意性横截面图。
[0009]图6是具有形成于基体上的组合沟槽的一部分半导体衬底基体的示意性顶视图。
[0010]图7Α显示了在以掩模覆盖衬底顶表面要形成沟槽的区域;及将衬底顶表面紧临遮掩区域的未遮掩区域暴露于湿法化学蚀刻剂后的半导体衬底，湿法化学蚀刻剂各向异性地蚀刻衬底以形成沟槽，沟槽具有在40度到70度(例如55度)之间外倾侧壁。
[0011]图7Β显示了在以浅沟槽隔离(STI)材料填充40度到70度(例如55度)之间外倾沟槽后图7Α的半导体衬底。
[0012]图7C显示了在去除以掩模覆盖的衬底顶表面的原始区域的掩模以暴露出衬底顶表面后图7A的半导体衬底。
[0013]图7D显示了在使用各向同性蚀刻蚀刻衬底顶表面暴露出的原始区域后图7A的半导体衬底;从而为氧化物中的沟槽提供40度到70度(例如55度)之间的内倾侧壁，仅在沟槽底部暴露出硅。
[0014]图7E显示了在以另一个掩模填充具有40度到70度(例如55度)之间内倾侧壁的下沟槽后图7A的半导体衬底。
[0015]图7F显示了在图案化并蚀刻新的其他掩模以对旧STI区域形成开口，从而在下沟槽上产生新掩模的较大方形台面结构后图7A的半导体衬底。
[0016]图7G显示了在以浅绝缘氧化物(STI)材料填充对旧STI区域的开口后图7A的半导体衬底。
[0017]图7H显示了在抛光新STI绝缘氧化物以在旧STI区域的开口中暴露出新的其他掩模的较大方形台面结构和新氧化物/STI后图7A的半导体衬底。
[0018]图71显示了在选择性蚀刻或去除下沟槽上的新的其他掩模的较大方形台面结构，而不去除任何新氧化物，以便保留在旧STI区域的开口中的新氧化物;从而在氧化物中提供上沟槽，具有竖直侧壁并具有在具有40度到70度(例如55度)之间内倾侧壁的下沟槽的上开口上及包围其的下开口后图7A的半导体衬底。
[0019]图8A显示了在以掩模覆盖衬底顶表面要形成沟槽的区域;及将衬底顶表面紧临遮掩区域的未遮掩区域暴露于干法化学蚀刻剂，其各向异性地蚀刻衬底以形成具有竖直侧壁的沟槽后的半导体衬底。
[0020]图SB显示了在以浅沟槽隔离(STI)材料填充竖直侧壁沟槽后图8A的半导体衬底。
[0021]图8C显示了平面化为暴露出衬底表面的高度的新STI材料；以在沟槽中暴露出STI材料顶表面;及去除掩模。
[0022]图8D显示了在使用各向同性蚀刻蚀刻衬底顶表面暴露出的原始区域后图8A的半导体衬底;从而为在氧化物中的沟槽提供竖直侧壁，仅在沟槽底部暴露出硅。
[0023]图SE显示了在以另一个掩模填充具有竖直侧壁的下沟槽后图8A的半导体衬底。
[0024]图8F显示了在图案化并蚀刻新的其他掩模以对旧STI区域形成开口，从而在下沟槽上产生新掩模的较大方形台面结构后图8A的半导体衬底。
[0025]图SG显示了在以浅绝缘氧化物(STI)材料填充对旧STI区域的开口后图8A的半导体衬底。
[0026]图8H显示了在抛光新STI绝缘氧化物以在旧STI区域的开口中暴露出新的其他掩模的较大方形台面结构和新氧化物/STI后图8A的半导体衬底。
[0027]图81显示了在选择性蚀刻或去除下沟槽(例如氮化物)上的新的其他掩模的较大方形台面结构，而不去除任何新氧化物，以便保留在旧STI区域的开口中的新氧化物;从而在氧化物中提供上沟槽，具有竖直侧壁并具有在下沟槽的上开口上及包围其的下开口后图8A的半导体衬底。
[0028]图9是用于形成单一沟槽(或具有下沟槽的组合沟槽)的示例性过程，单一沟槽和下沟槽具有在STI区域之间的40度到70度(例如55度)之间内倾侧壁，在沟槽底部暴露出衬底顶表面。
[0029]图10是用于在STI区域之间形成沟槽竖直侧壁的示例性过程，在沟槽底部暴露出衬底顶表面。
[0030]图11示出了根据一个实现方式的计算设备。
【具体实施方式】
[0031]当在硅材料衬底(例如单晶硅)上外延生长特定材料(例如II1-V族或锗(Ge)材料)时，材料中的大晶格失配可以产生缺陷(例如材料的晶格中的缺陷)。在一些情况下，可以由衬底表面外延生长并“选择性地”在浅沟槽隔离(STI)区域之间的沟槽中的表面上生长材料。借助覆盖膜生长中的生长优化/技巧可以实现缺陷密度改善。但对于在沟槽中选择性生长的外延材料，不存在这种缺陷减小。如果这些缺陷在整个沟槽中蔓延，它们可以在构造于由在沟槽上延伸的外延生长形成的器件层上的电路器件中导致减慢或降低的性能、产量降低和偏差问题。这个蔓延可以存在于在鳍状物中形成的“鳍”式器件中(例如电路器件)，鳍状物来自在沟槽上延伸的外延生长(例如器件材料、区域或层)的图案化和蚀刻。在一些情况下，由生长图案化并蚀刻一对器件鳍状物，例如在每一个沟槽上延伸的生长。这种鳍式器件可以包括鳍式集成电路(IC)晶体管、电阻器、电容器等，形成于“鳍状物”侧壁中或上，鳍状物生长自半导体(例如硅)衬底或其他材料或在其上延伸。这种器件可以包括鳍式金属氧化物半导体(MOS)晶体管器件，例如用于互补金属氧化物半导体(CMOS)中的，基于N型MOS器件(n-MOS)沟道中电子的运动和P型MOS器件(p_M0S)沟道中带正电空穴的运动。
[0032]在一些情况下，可以在沟槽中从衬底表面选择性外延生长“缓冲”材料。可以生长或使用缓冲材料以便在缓冲材料的顶表面下挡住或去除晶体缺陷。随后，可以从缓冲材料的顶表面生长“器件”材料。这样，器件材料具有较少的此类缺陷或者无此类缺陷，从而在构造于器件材料上或中的电路器件中提供了更快或增大的性能、增大的产量和更少的偏差问题。
[0033]图1是在浅沟槽隔离(STI)区107和108之间的沟槽105中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料122后的一部分半导体衬底基体101的示意性横截面图。图1显示了具有顶表面103的材料102的半导体衬底或基体101。衬底101可以包括、形成自、沉积自或生长自硅、多晶硅、单晶硅或用于形成硅基体或衬底的多个其他适合的技术，例如硅晶圆。例如，根据实施例，衬底101可以通过生长具有厚度在100埃到1000埃之间的纯硅的单晶硅衬底基体材料来形成。可替换地，衬底101可以借助多个适当的硅或硅合金材料102的充足的化学气相沉积(CVD)形成，用以形成厚度I到3微米的厚度的材料层，例如借助CVD形成厚度2微米的厚度。还考虑到衬底可以是弛豫的、非弛豫的、分级的和/或非分级的硅合金材料102。材料102可以是在表面103弛豫的材料(例如具有未应变的晶格)。材料1 2可以是单晶硅材料。衬底1 2可以由硅构成，具有(I O O)晶体取向材料的顶表面1 3(例如按照密勒指数)。衬底101可以是“误切”衬底。
[0034]图1还显示了在衬底101的顶表面103上形成或生长的浅沟槽隔离(STI)材料的区域107和108 ο STI材料可以由氧化物材料或氮化物材料或其组合形成。STI材料可以由SiC材料或本领域中已知的另一个STI材料形成。STI材料可以是非晶形材料，沉积或生长在材料102 (例如表面103)上。STI材料可以借助原子层沉积(ALD)或化学气相沉积(CVD)形成。STI材料可以借助等离子体增强化学沉积(PECVD)来沉积。在一些情况下，在用以形成STI材料的处理(例如PECVD)过程中可以使用任意各种氧前驱物质、硅烷前驱物质、一般前驱物质，如本领域中已知的。在一些情况下，可以借助使用在400°C的TE0S+02+RF的处理形成STI材料。
[0035]在一些情况下，区域107或108的底表面可以具有与材料102(例如在表面103)的相同的晶格尺寸。STI材料可以是相对于其与表面103的分界面(例如在此将其化学或原子键合到下面的表面)的弛豫材料(例如具有未应变的晶格)。
[0036]区域107和108可以具有内STI侧壁113和115，其限定了沟槽105的沟槽壁，沟槽具有高度Hl、宽度Wl和长度Ll(未示出，但延伸到页面中)。沟槽侧壁113和115可以是竖直侧壁，其垂直于(例如相对于衬底表面成90度角)衬底表面103。具体而言，沟槽105可以由位于区域107的侧壁113处的侧面限定或者具有该侧面；由在区域108的侧壁115处的侧面限定或者具有该侧面；由在(是)顶表面103(具有Wl和LI)的底部限定或者具有该底部；由在开口140(具有Wl和LI)的顶部限定或者具有该顶部；以及由相邻于区域107和108的顶表面116和117的顶角111和112(例如延伸长度LI的上开口角)限定或者具有该顶角。
[0037]区域107和108可以借助本领域中已知的图案化和蚀刻来形成(例如从而形成沟槽105)。这可以包括在表面103上形成STI材料的覆盖层，随后图案化并蚀刻STI材料以形成STI区域107和108。在一些情况下，图案化和蚀刻STI以形成STI区域包括使用抗蚀剂或抗蚀剂下的硬掩模以便形成材料的图案。在一些情况下，1、2或3个抗蚀剂层可以用于形成材料的图案。在一些情况下，图案化和蚀刻STI材料以形成STI区域包括使用压力在1-1OOmTorr范围和室温的02或02/Ar等离子体蚀刻。这种图案化和蚀刻还可以包括蚀刻包括STI材料的氧化物，借助压力在1-1OOmTorr范围和室温的碳氟化合物(例如CF4和/或C4F8)、02和Ar来蚀刻。
[0038]长度LI可以是在10到100纳米(nm)之间的长度。在一些情况下，LI约为25nm。一些情况下，LI等于Wl (大致相同)。在一些情况下，LI大于或小于Wl。在此情况下，由顶部形状124(例如取决于或基于Wl和LI)形成的顶部透视区可以是矩形。可任选地，LI可以等于W1。在此情况下，由顶部形状124(例如取决于或基于Wl和LI)形成的顶部透视区可以是方形。在一些情况下，将由顶部形状124形成的顶部透视区描述为“金字塔”形，例如具有4个斜角侧面，其以三角形垂直延伸以形成一个点。在一些情况下，由顶部形状124形成的顶部透视区不具有圆形或卵形形状。在一些情况下，LI是在50到250纳米(nm)之间的宽度。在一些情况下，LI是形成于器件部分的侧壁中的晶体管器件的栅极间距的两倍，例如在形成于器件部分的侧壁中的晶体管器件的栅极之间的间距的两倍。
[0039]根据实施例，沟槽105的Hl可以大于沟槽的LI，以使得比H1/L1为>= 1.5。在一些情况下，比H1/L1为=1.5。在一些情况下，比H1/L1为>2.0。在一些情况下，比H1/L1为=2.0。根据一些实施例，Wl可以在10到15纳米(nm)之间，Hl可以为350纳米(nm) ο
[0040]外延材料122可以是在外延材料沟槽105中选择性生长的(例如沉积的)外延层。材料122可以是选择性外延生长的II1-V族或锗(Ge)材料，从衬底材料102在STI区域107和108之间的沟槽105中的顶表面103或在其上生长。根据一些实施例，材料122可以借助外延生长(例如异质外延)形成，使用原子层外延(ALE)、化学气相沉积(CVD)、金属-有机化学气相沉积(MOCVD)或金属有机气相外延(MOVPE)，并可以仅从沟槽下的“种子”面103生长。在一些情况下，材料122可以借助外延生长(例如异质外延)形成，使用分子束外延(MBE)或迀移增强外延(MEE)，并可以仅从沟槽下的“种子”面103生长。在一些情况下，材料122可以是外延生长晶体缓冲材料，从单晶硅(Si)衬底表面103生长。
[0041]材料122显示为具有(111)晶体取向顶表面126和127，形成顶表面形状124、“峰”或晶体生长图案，其由在(100)晶体取向面103上或从其选择性外延生长晶体材料122得到。
[0042]材料122还显示为具有(111)晶体取向“垂直”侧壁123和125，接触(例如相对或直接接触)STr‘垂直”侧壁113和115。在一些情况下，侧壁123和125平行于STI侧壁113和115(例如与之成零度角)。但由于材料122生长自(100)晶体取向面103，侧壁123和125在材料122边缘的生长以(111)晶体取向进行。因而，侧壁123和125的晶体取向相对于侧壁113和115的垂直壁方向是不稳定的，导致材料122中的晶体缺陷，包括沿侧壁123和125的晶体缺陷(例如参见下述的五个晶体缺陷源)。因而，在材料112上或自其形成的器件材料可以包括晶格缺陷，导致构造于器件层上的电路器件中较慢或降低的性能，减小的产量和偏差问题。
[0043]根据实施例，在这个选择性外延生长处理过程中可以观察到产生五个缺陷“源”(例如晶格缺陷)。在一些情况下，5个源在材料的晶格结构中主要产生相似类型的缺陷(穿透位错、堆垛层错等)。存在这种缺陷的示例可以包括如图1所示和所述的材料122在沟槽105中生长的实施例，其中，Hl为〈1.5W1，或者其中，材料122没有生长到高度Hl。第一缺陷源可以称为“阶段II应变弛豫”源缺陷。这个缺陷可以包括穿透位错和类似的缺陷源，如本领域中已知的。可以将第二缺陷源描述为“阶段III岛合并”源缺陷。这个缺陷可以包括穿透位错和堆垛层错及类似地缺陷源，如本领域中已知的。可以将第三缺陷源描述为“硅衬底上的小平面或粗糙”源缺陷。这个缺陷源可以包括穿透位错和堆垛层错等，如本领域中已知的。可以将第四缺陷源描述为“硅衬底上的单原子步骤”源缺陷。这可以包括多阶段边界等，如本领域中已知的。可以将第五缺陷源描述为“与氧化物侧壁的外延冲突”源缺陷。这个缺陷源可以包括堆垛层错、微孪晶和/或位错等缺陷源，如本领域中已知的。位错可以包括线缺陷，例如具有多余的半原子平面或丢失和一行原子中晶格的多余的半原子平面。位错可以是一维缺陷或线缺陷；并在晶体结构上可以具有三维影响(例如应变场)。堆垛层错可以包括在不同类型原子的层的叠层边缘的破裂或位错，如本领域中已知的。堆垛层错还可以包括不同类型原子的层的顺序或次序的破坏。堆垛层错可以是二维或平面缺陷，如本领域中已知的；并在晶体结构上可以具有三维影响(例如应变场)。微孪晶可以包括V形或二维缺陷或平面缺陷，如本领域中已知的;并在晶体结构上可以具有三维影响(例如应变场)。
[0044]根据实施例，借助使用高宽比阻挡(ART)概念的结构或处理可以挡住或防止前三个缺陷源，其中，沟槽(或外延生长的材料的鳍状物)的高度(H)大于宽度(W)。在一些情况下，通过使用具有高宽比(高度/宽度和高度/长度)大于1.5的沟槽可以挡住或防止前三个缺陷源。但这个方案留下在鳍状物的纵向上向器件层蔓延的大量缺陷。根据实施例，可以通过沿形成沟槽的STI的侧壁(例如在W和长度L方向上)挡住缺陷来避免这种缺陷，通过使得沟槽的高度(H)大于沟槽的宽度(W)和长度(L)，以使得比H/W〉= 1.5且H/L〉= 1.5。这个比可以给出最小H/W比限度，以阻挡形成于沟槽内的缓冲层内的许多缺陷(例如源1-3)。其示例可以包括在沟槽105中继续材料122的生长，如图1中所示和所述的，用以将材料(例如侧壁123和125)生长到或高于高度Hl，其中，H1/W1〉= 1.5且H1/L1〉= 1.5，例如以上针对图1所述的。
[0045]不认为存在用以防止在STI的侧壁产生的第五缺陷源的在前解决方案。例如，第五侧壁缺陷源(与氧化物侧壁或沟槽侧壁的外延生长冲突)不能单独借助ART来防止。在一些情况下，第五缺陷源的根本原因是沟槽竖直侧壁下外延材料STI氧化物的(111)生长面的机械阻碍。在此情况下，侧壁可以是非晶形材料，其与外延生长材料的(111)面形成非零角。在一个示例中，这个缺陷起因于(111)型材料122从表面103的选择性外延生长，其接触侧壁113和115或紧靠着侧壁113和115生长，如图1所示的。
[0046]根据实施例，第五侧壁缺陷源(与氧化物侧壁或沟槽侧壁的外延生长冲突)可以借助(I)在具有倾斜侧壁的沟槽中，例如相对于衬底表面的40-70度(例如55°)之间的角(参见图2和3);和/或(2)在组合沟槽中，具有上沟槽，该组合沟槽在下沟槽的开口上并包围该开口(例如下沟槽可以具有倾斜侧壁、短竖直壁或高竖直壁)(例如参见图3-5)的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)材料(例如“缓冲”材料)来防止。在一些情况下，在以上的(2)中进行或促使选择性外延生长以在上沟槽中产生(110)晶型侧壁并横向生长，所以其确实以零度接近沟槽侧壁。任一解决方案都可以减小或防止第五侧壁缺陷源，例如起因于(111)型材料122从表面103的选择性外延生长的缺陷，该生长接触侧壁113和115或紧靠着侧壁113和115生长，如图1所示的(例如其中，材料122的生长(例如侧壁123和125)不持续到或高于高度Hl，其中，H1/W1> = 1.5且H1/L1> = 1.5)。
[0047]另外，如果上沟槽或下沟槽使用高宽比阻挡(ART)的概念，组合沟槽也可以挡住、减小或防止第一、第二或第三缺陷源(例如参见图3-5)。对于一些实施例，在一些图3和图4的结构如何进行工作之间存在区别。对于一些实施例，对于图3，下沟槽会防止缺陷源#5，但不能挡住来自源#1_#3的所有缺陷(因为55度倾斜沟槽在不封闭沟槽顶部的情况下不能具有1.5的高宽比)。所以在此可以使用具有1.5或更大高宽比的上沟槽(例如是必需的)，用以挡住从下沟槽逃脱的来自源#1-#3的缺陷。对于一些实施例，对于图4，下沟槽会挡住来自源#1-#3的所有缺陷，但会产生源#5。在此，可以在上沟槽中阻挡源#5。
[0048]因而，本文所述的器件、结构和过程可以避免上述的第一、第二、第三和第五晶体缺陷源，其起因于选择性外延生长的层分界面中的晶格失配。它们可以在“器件”材料、层或鳍状物生长于其上的缓冲材料的顶表面上避免这些缺陷。例如，在沟槽缓冲材料的顶表面会防止该材料中的晶体缺陷，从而不延伸到或存在于形成器件的器件外延区域中(例如区域的上器件材料)。因而，从缓冲材料的顶表面形成或生长的器件鳍状物可以提供电子器件材料(例如势阱和沟道)，在其中可以形成缺陷减少的或无缺陷的基于鳍状物的器件，从而在构造于器件材料上或中的电路器件中提供更快或增大的性能、增大的产量或更小的偏差问题。
[0049]图2是在具有倾斜侧壁213和215的浅沟槽隔离(STI)区207和208之间的沟槽205中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料222后的一部分半导体衬底基体101的示意性横截面图。图2的相似特征编号可以与针对图1所述的相同。在此情况下，可以借助在具有倾斜侧壁213和215，例如相对于衬底表面103的40度到70度(例如55度)之间的角，的沟槽205中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)单晶材料来防止第五侧壁缺陷源。55度的角度可以由使用蚀刻(例如湿法各向异性蚀刻)的蚀刻而得到，其沿晶格面去除硅，从而沿(111)晶格面去除硅。根据实施例，区域207和208(例如沟槽205)可以通过图案化和蚀刻形成。以下相对于图7A-D和9提供用于形成沟槽205和侧壁213与215的过程的更详细的实施例。
[0050]该解决方案可以减小或防止第五侧壁缺陷源，例如由于(111)型材料122从表面103的选择性外延生长产生的缺陷，其接触侧壁113和115或紧靠着侧壁113和115生长，如图1所示的。在一些情况下，为针对图1所述的实施例减小或防止第五侧壁缺陷源包括在上沟槽中促使或进行选择性外延生长以产生(110)晶型侧壁并横向生长，所以其确实以零度接近沟槽侧壁。
[0051]图2显示了在衬底101的顶表面103上形成或生长的浅沟槽隔离(STI)材料的区域207和208 JTI材料可以由氧化物材料或氮化物材料或其组合形成。STI材料可以由SiC材料或本领域中已知的另一个STI材料形成。STI材料可以是在材料102 (例如在表面103)上沉积或生长的非晶形材料，例如以上针对形成区域107和108的STI材料的所述的。
[0052]图2显示了在STI区域207和208与表面103之间限定的沟槽205。在一些情况下，区域207和208的底表面可以具有与材料102(例如在表面103)的相同的晶格尺寸。STI材料可以是相对于其与表面103的分界面(例如在此将其化学或原子键合到下面的表面)的弛豫材料(例如具有未应变的晶格)。
[0053]区域207和208可以具有内STI侧壁213和215，其限定了沟槽205的沟槽壁，沟槽具有高度H2(从表面103到STI顶表面216或217)、底部宽度W2(例如在表面103)、底部长度L2(未示出，但延伸到页面中)、上开口 240(例如顶部)宽度W3和上开口 240(例如顶部)长度L3。在一些情况下，似和￥3可以在5nm到<W1之间的范围中。在一些实施例中，取是似的^倍;或者在8nm到1.5xWl之间的范围中。
[0054]具体而言，沟槽205可以由在区域207的侧壁213的侧面限定或者具有其；由在区域208的侧壁215的侧面限定或者具有其、由在顶表面103(具有W2和L2)的底部限定或者具有(是)其；由在上开口240(具有W3和L3)的顶部限定或者具有其;及由相邻于区域207和208的顶表面216和217的顶角211和212(例如延伸长度L3的上开口角)限定或者具有其。沟槽侧壁213和215可以是倾斜或有角度的侧壁，其相对于衬底表面103形成在40度到70度之间(例如55度)的向内角度(例如朝向或进入沟槽205)。因而在一些情况下，宽度W3可以是= W2-(2*55度的余弦*H2);或者W3可以=W2-?3*H2。长度L3可以是= L2-(2*55度的余弦*H2);或者L3 可以=L2-?3*H2。
[0055]在一些情况下，L2等于W2(或大致相同)。在此情况下，由W2和L2(及W3和L3)形成的顶部透视区构成方形。在一些情况下，L2大于或小于W2。在此情况下，由W2和L2(及W3和L3)形成的顶部透视区构成矩形。在一些情况下，由W2和L2(及W3和L3)形成的顶部透视区不具有圆形或卵形形状。
[0056]顶表面金字塔形状234可以延伸通过沟槽205上开口 240，其具有宽度W3和长度L3。开口 240可以具有顶部透视方形或矩形形状，具有分别与在沟槽205的底表面(例如外露面103)的宽度W2和长度L2成比例或基于其的W3和长度L3。在一些情况下，开口 240不具有圆形或卵形形状。在一些情况下，将开口 240描述为具有顶角211和212。
[0057]在一些情况下，W2小于或等于Wl。在一些情况下，W2是Wl的百分之40、50、60或75。在L2和LI之间可以存在相同的关系。在一些情况下，W3在3到20nm之间。在一些情况下，W3在5到7nm之间。在一些情况下，W3是20nm。
[0058]外延材料222可以是外延材料在沟槽205中选择性生长(例如沉积)的外延层。材料222可以是选择性外延生长的II1-V族或锗(Ge)材料，从STI区域207和208之间的沟槽205中的衬底材料102的顶表面103或在其上生长。材料222可以从衬底表面103的晶体面外延生长。根据一些实施例，材料222可以借助外延生长(例如异质外延)形成，使用原子层外延(ALE )、化学气相沉积(CVD )、金属-有机化学气相沉积(MOCVD)或金属有机气相外延(MOVPE)，并可以仅从沟槽下的“种子”面103生长。在一些情况下，材料222可以借助外延生长(例如异质外延)形成，使用分子束外延(MBE)或迀移增强外延(MEE)，并可以仅从沟槽下的“种子”面103生长。在一些情况下，材料222可以是外延生长晶体缓冲材料，从单晶硅(Si)衬底表面103生长。
[0059]在一些情况下，如生长温度、气流的压力等的材料222的(例如预定的)生长条件的选择可以限定外延生长的选择性。在一些情况下，通过选择或使用预定生长温度范围、气流的压力等，材料222的生长从表面103选择性生长，如对于材料222已知的，用以从表面103的材料生长，但没有从区域207和208的STI侧壁或顶表面的材料生长或者在其上开始。
[0060]根据实施例，由于材料222从(100)晶体取向表面103生长，材料222的生长以顶表面金字塔形224开始，其在材料222的边缘具有(111)晶体取向的顶表面223和225。在一些情况下，顶表面金字塔形224可以由构成顶表面平顶或相比(111)的其他更高角度平面的生长代替，例如(311)或者甚至(911)平面。在一些情况下，如生长温度、气流的压力等的材料222的(例如预定)生长条件的选择可以限定或确定顶表面形状。
[0061]在一些情况下，材料222的顶表面223和225的(例如预定的)生长条件的选择可以选择为或预定为调节处理条件，以便仅生长顶表面223和225的(111)平面，没有其他的(例如不包括平面或其他角度平面)。但在其他情况下，材料222的顶表面223和225的(例如预定的)生长条件的选择可以选择为包括或生长平面或相比(111)的其他更高角度平面，例如(311)或者甚至(911)平面。
[0062]根据实施例，由于材料222从(100)晶体取向表面103生长，材料222的生长借助顶表面金字塔形224继续(例如在与材料232相同的生长处理或过程中)，其在材料222(例如材料232)的边缘具有(111)晶体取向的顶表面233和235。在一些情况下，顶表面金字塔形224可以由构成顶表面平顶或其他更高角度平面的生长代替，如以上针对形状224所述的，例如基于材料222的(例如预定)生长条件的选择。以顶表面金字塔形234显示材料232，具有(111)晶体取向顶表面233和235，在区域207和208的顶表面216和217上构成“峰”或晶体生长图案，例如由在(100)晶体取向面103上或从其选择性外延生长晶体材料222得到。
[0063]在一些情况下，材料232是与材料222相同的材料。在一些情况下，材料232是与222在相同生长过程中生长的相同材料。在一些情况下，材料232是材料222，因为材料222在单一生长过程中继续生长。材料222和232可以是本领域已知的“缓冲”材料，例如用以提供表面的材料，在其上外延生长器件层或材料(例如用于形成电子或晶体管器件、沟道、扩散层、栅极等)。
[0064]材料232显示为具有(111)晶体取向顶表面233和235，接触(例如紧密接触、紧靠着布置或直接接触)STI侧壁213和215。顶表面233和235的(111)晶体取向可以使得其表面(例如其平面)的形状或角度不受侧壁213和215的材料的约束或改变。在一些情况下，侧壁233和235平行于STI侧壁213和215(例如与之成零度角)。在一些情况下，顶表面233和235可以描述为“侧壁”，因为它们接触(例如紧靠着或直接接触)STI侧壁213和215。
[0065]侧壁233和235的(111)晶体取向可以相对于侧壁213和215的40到70度(例如55度)之间的倾斜竖直壁取向稳定，防止或避免材料232中的晶体缺陷，包括沿侧壁123和125的第五晶体缺陷源。例如，沟槽侧壁213和215可以构成相对于衬底表面103的40度到70度(例如55度)之间的内倾角(例如朝向或进入沟槽205)。在一些情况下，沟槽侧壁213和215可以是倾斜或有角度的侧壁，具有斜面(例如平面)，其平行于从沟槽205中(100)晶体取向衬底表面103或在其上生长的晶体外延材料232的外延生长层的侧壁(例如(111)晶体平面)或与之构成零度角。在一些情况下，外延材料具有(111)晶体取向外延材料侧壁233和235，接触(例如紧靠着或直接接触)STI侧壁213和215。在一些情况下，侧壁233和235平行于STI侧壁213和215(例如与之构成零度角)。
[0066]在一些情况下，侧壁233和235的(111)晶体取向相对于侧壁213和215被稳定，防止或避免了第五侧壁缺陷源，因为:(I)外延生长与氧化物沟槽侧壁不冲突；(2)没有沟槽的竖直侧壁下外延材料STI氧化物的(111)生长面的机械阻碍;或(3)非晶形材料的沟槽侧壁不构成与外延生长材料的(111)表面的非零角。
[0067]例如，沟槽缓冲材料中的第五晶体缺陷源可以不延伸到或不存在于形成器件的器件外延区或材料中(例如材料232上的上器件材料)。因而，从缓冲材料的顶表面形成或生长的器件鳍状物可以提供电子器件材料(例如势阱和沟道)，在其中可以形成缺陷减少的或无缺陷的基于鳍状物的器件，从而在构造于器件材料上或中的电路器件中提供更快或增大的性能、增大的产量或更小的偏差问题。
[0068]在一些情况下，材料222或232是外延生长的缓冲材料，其提供无缺陷源五的晶体材料或表面，在其上生长无缺陷的器件材料或层。无缺陷表面可以是表面244，与顶表面216和217平行或在平面上对齐。在一些情况下，无缺陷表面是表面244，在平面化材料222之后形成，在其上生长无缺陷器件材料或层。在一些情况下，无缺陷表面是表面233和235，在表面244上延伸(例如构成顶234)，在其上生长无缺陷器件材料或层。
[0069]在一些实施例中，器件晶体外延材料的器件层可以在缓冲材料(例如材料232)的顶表面上外延生长，并在第一 STI区和第二 STI区的顶表面216和217上横向生长。横向生长可以产生材料232的竖直侧壁，具有(110)晶体取向(例如参见图3 — 5)。可以由从材料222或表面233或在其上生长的器件层、鳍状物或鳍状物侧壁形成器件或器件鳍状物。
[0070]图3是在具有在斜壁下沟槽305的上开口上具有向该上开口打开并包围该上开口的下表面的上沟槽306的组合沟槽350中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料后的一部分半导体衬底基体101的示意性横截面图。图3的相似特征编号可以与针对图1-2所述的相同。
[0071]在此情况下，可以借助在具有在下沟槽305的开口240上并包围开口 240的上沟槽306的组合沟槽350中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)单晶材料来防止第一、第二、第三和第五侧壁缺陷源。具体而言，通过使得下沟槽305具有相对于衬底表面的在40度到70度之间的(例如55度)角度的倾斜侧壁(例如参见图2沟槽205);或者通过使用组合沟槽概念，其中，上沟槽306具有上沟槽下表面216和217，在下沟槽上开口240上，向其打开并完全包围其，来防止第五缺陷源。通过使得上沟槽306使用高宽比阻挡(ART)概念来防止第一、第二、第三侧壁缺陷源，例如通过使得沟槽高度为其宽度的至少1.5倍，其长度的至少1.5倍。
[0072]图3显示了组合沟槽350，具有上沟槽306，形成于STI区307和308之间，并具有下表面(例如表面216和217及开口 303)，在斜壁下沟槽305的上开口 240上，向开口 240打开并包围开口 240。在一些情况下，下表面具有的宽度和长度大于开口 240的宽度和长度。上沟槽306可以具有下开口 303，等于下沟槽305的上开口 240(例如两个开口都具有宽度W3和长度L3)。在一些情况下，可以将开口 303描述为与开口 240相同的开口。根据一些实施例，开口具有相同的轴或中心(例如相对于宽度和长度，以彼此为水平中心)。
[0073]对于下沟槽305，图3显示了在具有倾斜侧壁213和215的浅沟槽隔离(STI)区207和208之间的沟槽305中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料222(和232)后的一部分半导体衬底基体101的示意性横截面图。下沟槽305可以与图2的沟槽205相似。在一些情况下，在图3的沟槽305中的衬底材料102的顶表面103上生长材料222(和232)可以类似于以上针对图2中的沟槽205中的衬底材料102的顶表面103上生长材料222(和232)的说明。在此情况下，通过使得下沟槽305具有相对于衬底表面的在40度到70度之间的(例如55度)角度的倾斜侧壁(例如参见图2说明)可以防止第五缺陷源。
[0074]对于上沟槽306，图3显示了从沟槽306中的材料232(或222，其从表面103生长)的一个或多个顶表面到STI区207和208的顶表面216和217上、及在具有竖直侧壁313和315的STI区207和208之间生长的选择性外延生长II1-V族或锗(Ge)材料322(和332)后的一部分半导体衬底基体101的示意性横截面图。除了如何形成它们以外及下述的其他除外，上沟槽306的特征307、308、313、315、316和317可以分别与图1的沟槽105的特征107、108、113、115、116和117相似。
[0075]图3显示了分别在STI区207和208的顶表面216和217上形成或生长的STI材料的上沟槽STI区307和308<^ΤΙ区307和308的STI材料可以由与区域107和108相同的材料形成。STI区307和308的STI材料可以具有相对于顶表面216和217相同的应变特性，如同区域107和108相对于顶表面103所具有的。
[0076]区域307和308可以具有内STI侧壁313和315，其限定了沟槽306的沟槽壁，具有高度Hl (从面216或217到STI顶表面316或317)、底部宽度Wl (例如跨表面216或217及开口303)、底部长度Ll(未示出，但延伸到页面中)、上开口 340(例如顶部)宽度W3和上开口340长度LI。具体而言，沟槽306可以由在区域307的侧壁313的侧面限定或者具有该侧面；由在区域308的侧壁315的侧面限定或者具有该侧面；由底表面216和217及底部开口 303限定或者具有其;及由区域307和308的顶表面316和317限定或者具有其。侧壁313和315可以是竖直侧壁，其垂直于表面216和217(例如相对成90度角)。
[0077]根据实施例，区域307和308(例如沟槽306)可以通过图案化和蚀刻形成。以下相对于图7Α-Ι和9提供用于形成沟槽305、306和350及其侧壁的过程的更详细的实施例。
[0078]从材料232(或222，其从表面103生长)的一个或多个顶表面(例如233和235，或者材料232相邻于表面216和217的平面，参见图2的244)到图3的沟槽306中生长材料322(和332)可以与以上针对图1中在沟槽105中的衬底材料102的顶表面103上生长材料122的说明不同，因为材料322可以在STI区域207和208的非晶形顶表面216和217上但并不从其生长。
[0079]外延材料322可以是外延材料在沟槽306中选择性生长(例如沉积)的外延层，其从沟槽306中的材料232(或222，其从表面103生长)的顶表面233和235(或材料232相邻于表面216和217的平面，参见图2的244)，在STI区域207和208的非晶形顶表面216和217上，在竖直侧壁313和315之间生长。材料322可以是选择性外延生长的II1-V族或锗(Ge)材料322，其从材料232在STI区域207和208之间延伸到沟槽306中的顶表面或在其上生长。根据一些实施例，材料322可以借助外延生长(例如异质外延)形成，使用原子层外延(ALE)、化学气相沉积(CVD)、金属-有机化学气相沉积(MOCVD)或金属有机气相外延(MOVPE)，并可以仅从沟槽305下的“种子”面103生长。在一些情况下，材料322可以借助外延生长(例如异质外延)形成，使用分子束外延(MBE)或迀移增强外延(MEE)，并可以仅从沟槽305下的“种子”面103生长。材料3122可以是外延生长晶体缓冲材料，从单晶硅(Si)衬底表面103生长，其在相同的生长过程或处理期间或“步骤”过程中最初生长为材料222，随后为232，随后为322。
[0080]材料322可以与材料222或232有区别地生长，因为相比于从晶体顶表面103生长材料222和232，材料322的生长在非晶形顶表面216和217上，但不是从它们生长。因为材料322从材料322(或222，二者从材料102的晶体种子面或表面103生长)的一个或多个顶表面(例如233和235或者材料232相邻于表面216和217的平面，参见图2的244)生长，但材料322不是从STI区域507和508的非晶形顶表面216和217生长。因为这样，在一些情况下，材料322构成:(I)沿表面216和217顶部的垂直(110)晶体取向侧壁326和327;以及(2)侧壁326和327上具有(111)晶体取向的顶表面323和325。在一些情况下，材料322的垂直生长速率(例如顶表面形状324在方向Hl上的生长)大于水平速率(例如侧壁326与327在方向Wl上的生长)。
[0081]在此情况下，可以通过使用组合沟槽350来防止第五缺陷源，组合沟槽350具有上沟槽306，上沟槽306具有上沟槽下STI表面216和217，在下沟槽305上开口 240上，并在下开口 303向其打开并完全包围其，因为材料322(例如和332)从晶体种子层或表面103生长，但不是从非晶形表面216和217生长。因为这样，材料322构成垂直(110)晶体取向侧壁326和327，其接触或紧靠着侧壁313和315生长，如下进一步说明的。在一些情况下，具有完全包围下沟槽305上开口 240的下表面的上沟槽306包括STI表面216和217，沿沟槽306的底表面从开口 240在所有方向上(例如相对于一直穿过开口 240指向的轴的360度)向外延伸。在一些情况下，完全包围下沟槽305上开口 240包括开口 240是在STI表面216和217中间的岛。在一些情况下，完全包围下沟槽305上开口 240包括STI表面216和217构成包围开口240的方形或矩形周边(例如从沟槽306上所见的)。
[0082]在一些情况下，对于材料322的(例如预定)生长条件的选择与对于材料222的相似。在一些情况下，通过选择或使用预定生长温度范围、气流的压力等，材料322的生长从材料232的顶表面选择性生长，如对于材料322已知的，用以从材料232生长，但没有从区域207和208的STI顶表面216和217或STI侧壁313和315的材料生长或者在其上开始。在一些情况下，上沟槽206中的生长322具有与基体衬底材料102相同的晶体取向，例如具有垂直于衬底的(100)或(001)晶体取向，其与材料102的取向相同。
[0083]根据实施例，由于材料322具有从(100)晶体取向表面103生长的晶体取向，材料322的生长以与材料102相同的晶体取向继续。具体而言，在一些情况下，材料322具有晶体取向(111)，因为它垂直生长以形成顶表面323和325。这可以与针对生长顶表面233和235的说明相似(例如从顶表面223和225或在其上生长)。
[0084]根据实施例，由于材料322具有从(100)晶体取向表面103生长的晶体取向，材料322从材料232的表面的生长构成顶表面金字塔形324，其在材料322的顶部具有(111)晶体取向的顶表面323和325。在一些情况下，顶表面金字塔形324可以由构成顶表面平顶或相比(111)的其他更高角度平面的生长代替，例如(311)或者甚至(911)平面。在一些情况下，如生长温度、气流的压力等的材料322的(例如预定)生长条件的选择可以限定或确定顶表面形状。在一些情况下，如生长温度、气流的压力等的材料322的(例如预定)生长条件的选择可以限定或确定顶表面323和325生长速率或速度。
[0085]在一些情况下，材料322的顶表面323和325的(例如预定)生长条件的选择可以选择为或预定为调节处理条件，以便仅生长顶表面323和325的(I 11)平面，而没有其他的(例如不包括平面或其他角度平面)。但在其他情况下，材料322的顶表面323和325的(例如预定)生长条件的选择可以选择为包括或生长平面或相比(111)的其他更高角度平面，例如(311)或者甚至(911)平面。
[0086]根据实施例，由于材料322在STI区域207和208的非晶形顶表面216和217上或与之接触地从材料232(例如表面233和235，或者材料232相邻于表面216和217的平面，参见图2的244)生长，材料322构成沿表面216和217顶部的垂直(110)晶体取向侧壁326和327。具体而言，在一些情况下，由于材料322沿边缘230和231生长，随着它生长以构成垂直侧壁326和327，它以(110)晶体取向生长或具有(110)晶体取向。这个(110)晶体取向可以与图1的(111)晶体取向侧壁123和125不同；并可以与图2的(111)晶体取向侧壁223和225不同。在一些情况下，材料322的侧壁326和327的(例如预定)生长条件的选择可以选择为或预定为调节处理条件，以便仅生长侧壁326和327的(110)平面，没有其他的(例如不包括(110)或其他角度平面)。
[0087]根据实施例，随着材料322的(I10)侧壁326和327横跨或沿表面216和217的顶部向着壁313和315(例如在Wl和LI方向上)生长，顶表面323和325从侧壁326和327顶部或在其上向着开口 340(例如在Hl方向上)生长。在一些情况下，如生长温度、气流的压力等的材料322的(例如预定)生长条件的选择可以限定或确定侧壁326和327生长速率或速度。在一些情况下，顶表面323和325的垂直生长速率(例如在Hl方向上)大于侧壁326和327的水平生长速率(例如在Wl方向上)。在一些情况下，垂直速率至少是水平速率的三倍快。根据实施例，材料322的生长借助:(I)沿表面216和217的顶部的垂直(110)晶体取向侧壁336和337;以及(2)在侧壁336和337上具有(111)晶体取向的顶表面333和335，并构成顶表面金字塔形334继续(例如在与材料332相同的生长处理或过程中)。
[0088]在一些情况下，顶表面金字塔形334可以由构成顶表面平顶或其他更高角度平面的生长代替，如以上针对形状324所述的，例如基于材料322的(例如预定)生长条件的选择。以具有(111)晶体取向顶表面333和335的顶表面金字塔形334显示材料332，形成在区域307和308的顶表面316和317上的“峰”或晶体生长图案，例如其由在材料232上或从其选择性外延生长晶体材料322得到。
[0089]在一些情况下，材料332是与材料322相同的材料。在一些情况下，材料332是与322在相同生长过程中生长的相同材料。在一些情况下，材料332是材料322，因为材料322在单一生长过程中继续生长。在一些情况下，对于材料332的(例如预定)生长条件的选择与对于材料222或材料322的相似。材料322和332可以是本领域已知的“缓冲”材料，例如用以提供表面的材料，在其上外延生长器件层或材料(例如用于形成电子或晶体管器件、沟道、扩散层、栅极等)。
[0090]在一些情况下，由于材料332从材料322的一个或多个顶表面(例如323和325)及一个或多个侧壁(例如326和327)生长(它们都从材料102的晶体种子层或面103生长)，但材料322没有从STI区域207和208的非晶形顶表面216和217生长。因为这样，在一些情况下，材料332继续以构成:(1)沿表面216和217顶部的垂直(110)晶体取向侧壁336和337;以及(2)侧壁336和337上具有(111)晶体取向的顶表面333和335。在一些情况下，材料332的垂直生长速率继续大于水平速率。
[0091]根据实施例，材料332的生长以与材料102相同的晶体取向继续。在一些情况下，材料332具有(111)生长的晶体取向，因为它垂直生长以构成顶表面33和335。这可以类似于对于生长顶表面323和325的说明(例如从顶表面233和235或在其上生长)。
[0092]根据实施例，材料332从材料322的表面的生长构成顶表面金字塔形334，具有在材料332上面的具有(111)晶体取向的顶表面333和335，例如针对在材料322上具有顶表面323和325的顶表面金字塔形324所述的。顶表面金字塔形334可以通过沟槽306上开口 340延伸。在一些情况下，开口 340不具有顶部透视圆形或卵形形状。在一些情况下，将开口 340描述为具有类似于角111和112的顶角。
[0093]在一些情况下，如生长温度、气流的压力等的材料332的(例如预定)生长条件的选择可以限定或确定顶表面323和325生长速率或速度。在一些情况下，材料332的顶表面333和335的(例如预定)生长条件的选择可以选择为或预定为调节处理条件，以便仅生长顶表面333和335的(110)平面，没有其他的(例如不包括平面或其他角度平面)。但在其他情况下，材料332的顶表面333和335的(例如预定)生长条件的选择可以选择为包括或生长平面或相比(111)的其他更高角度平面，例如(311)或者甚至(911)平面。
[0094]根据实施例，由于材料332在STI区域207和208的非晶形顶表面216和217上或与之接触地从材料322(例如表面326和327)生长，材料332继续以构成沿表面216和217顶部的垂直(110)晶体取向侧壁336和337，例如针对材料322的侧壁326和327所述的。在一些情况下，材料332的侧壁336和337的(例如预定)生长条件的选择可以选择为或预定为调节处理条件，以便仅生长侧壁336和327的(110)平面，没有其他的(例如不包括(I 10)或其他角度平面)。
[0095]在一些情况下，如生长温度、气流的压力等的材料332的(例如预定)生长条件的选择可以限定或确定侧壁336和337生长速率或速度，类似于针对从材料322生长侧壁326和327所述的。在一些情况下，这导致侧壁336和337的生长到达表面312和315;在顶表面323和325到达表面316和317之前(例如表面316和317的一角)。具有(110)晶体取向的侧壁336和337的材料332可以接触(例如紧靠着或直接接触)STI侧壁313和315。在一些情况下，侧壁336和337平行于STI侧壁313和315(例如与之成零度角)。
[0096]在一些情况下，组合沟槽350或以上对于图3的说明借助在具有在下沟槽305的开口 240上并包围开口 240的上沟槽306的组合沟槽350中的衬底材料的顶表面103上选择性外延生长II1-V族或锗(Ge)单晶材料来减小或防止第一、第二、第三和第五侧壁缺陷源，下沟槽305具有相对于衬底表面103的在40度到70度之间的(例如55度)角度的倾斜侧壁213和215。在此情况下，通过使得下沟槽具有相对于衬底表面的在40度到70度之间的(例如55度)角度的倾斜侧壁(例如参见图2说明)；或者通过使用组合沟槽350，具有上沟槽306，上沟槽306具有上沟槽下STI表面216和217，在下沟槽305上开口 240上，在下开口 303向其打开并完全包围其，来防止第五缺陷源。通过使得上沟槽306具有至少1.5倍宽度Wl和至少1.5倍长度LI的高度Hl以提供高宽比阻挡(ART)可以防止第一、第二、第三侧壁缺陷源，例如以上针对图1所述的，其中，材料122生长为高度Hl。
[0097]例如，第一、第二、第三和第五缺陷源可以不延伸到或不存在于形成器件的器件外延区或材料中(例如材料332上的上器件材料)。因而，从缓冲材料的顶表面形成或生长的器件鳍状物可以提供电子器件材料(例如势阱和沟道)，在其中可以形成缺陷减少的或无缺陷的基于鳍状物的器件，从而在构造于器件材料上或中的电路器件中提供更快或增大的性能、增大的产量或更小的偏差问题。
[0098]图4是在包括具有高竖直壁的下沟槽405的开口上、向其打开并包围其的下表面的上沟槽306的组合沟槽450中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料后的一部分半导体衬底基体101的示意性横截面图。图4的相似特征编号可以与针对图1 一3所述的相同。但如下解释的会存在一些除外或区别。
[0099]在此情况下，可以借助在具有“高”下沟槽408的开口240上并包围其的上沟槽306的组合沟槽450中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)单晶材料来防止第一、第二、第三和第五侧壁缺陷源。具体而言，可以通过使用组合沟槽概念来防止第五缺陷源，其中，上沟槽306具有在下沟槽上开口 240上、向其打开并完全包围其的上沟槽下表面216和217。通过使得上沟槽306和“高”下沟槽405使用高宽比阻挡(ART)概念来防止第一、第二、第三侧壁缺陷源，例如通过使得沟槽高度为其宽度的至少1.5倍，其长度的至少1.5倍。
[0100]图4显示了组合沟槽450，具有上沟槽306，形成于STI区307和308之间，并具有下表面(例如表面216和217及开口 303)，在高竖直壁下沟槽405的上开口 240上，向其打开并包围其。上沟槽306可以具有下开口303，等于下沟槽405的上开口240或者是相同的开口(例如两个开口都具有宽度W3和长度L3)。根据一些实施例，开口具有相同的轴或中心(例如相对于宽度和长度，以彼此为水平中心)。
[0101]对于下沟槽405，图4显示了在具有高竖直侧壁413和415的浅沟槽隔离(STI)区407和408之间的沟槽405中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料222(和432)后的一部分半导体衬底基体101的示意性横截面图。下沟槽405可以与图1的沟槽105相似，但具有高度H2、宽度W3和长度L3。在一些情况下，在图4的沟槽405中的顶表面103上生长材料222(和432)可以类似于以上针对图1中的沟槽105中的衬底材料102的顶表面103上生长材料122的说明。结果，在一些情况下，沟槽405可以是沟槽105的较小形式(例如具有本文提及的任意除外)。
[0102]根据一些实施例，除了(I)具有高度H2、宽度W3和长度L3(例如与沟槽105的高度犯、宽度胃1和长度1^1相比)；及下述的其他除外，下沟槽405的特征407、408、413、415、483、485、432、433、434和435可以分别与图1的沟槽105的特征107、108、113、115、123、125、122(类似于432)、126、124和128相似。
[0103]根据一些实施例，下沟槽405的角411和412可以分别与图3的角211和212相似，除了每一个角411和412都在沟槽405的侧壁与顶表面216和217之间构成90度角，而每一个角211和212在侧壁与面之间构成在40度岛70度(例如55度)之间的角。具体而言，沟槽405可以由在区域407的侧壁413的侧面限定或者具有其；由在区域408的侧壁415的侧面限定或者具有其、由在(或是)顶表面103(具有W3和L3)的底部限定或者具有其；由在上开口240(具有Wl和LI)的顶部限定或者具有其；及由相邻于区域407和408的顶表面416和417的顶角411和412(例如延伸长度L3的上开口角)限定或者具有其。沟槽侧壁413和415相对于衬底表面103可以是高竖直的(例如与面103成直角)。材料432可以具有(111)晶体取向“竖直”侧壁483和485，接触(例如紧靠着或直接接触)STr‘竖直”侧壁413和415，类似于以上针对图1的接触(例如紧靠着或直接接触)STr‘竖直”侧壁113和115的侧壁123和125所述的。
[0104]沟槽405的H2可以大于沟槽的W3，以使得H2/W3为> = 1.5。在一些情况下，比H2/W3为=1.5。在一些情况下，比H2/W3为〉= 2.0。在一些情况下，比H2/W3为=2.0。根据一些实施例，W3可以在10到15纳米(nm)之间，Hl可以是350纳米(nm)。沟槽405的H2可以大于沟槽的L3，以使得H2/L3为〉= 1.5。在一些情况下，比H2/L3为=1.5。在一些情况下，比H2/L3为〉=2.0。在一些情况下，比H2/L3为=2.0。根据一些实施例，L3可以在10到15纳米(nm)之间，Hl可以是350纳米(nm)。在一些情况下，L3等于W3(或大致相同)。在一些情况下，L3大于或小于W3o
[0105]图4显示了通过开口240延伸(例如生长)的材料432，其可以类似于图1的相邻于表面126和128的材料122。因为这样，在一些情况下，材料432、侧壁433和435、及顶表面金字塔形434可以与图1的材料122、侧壁126和128、及顶表面金字塔形124相似(例如其中，材料122生长到高度Hl)。在此情况下，通过使得下沟槽405具有至少1.5倍宽度W3和至少1.5倍长度L3的高度H2以提供高宽比阻挡(ART)可以防止第一、第二、第三侧壁缺陷源，例如以上针对图1所述的(例如，其中材料122生长为高度Hl)。例如，由于沟槽405的ART(例如H2为〉=105倍W3，H2为〉=105倍L3)，在表面433和435(和材料432在或相邻于表面216和217的平面)的材料432中可以防止第一、第二、第三侧壁缺陷源。
[0106]对于上沟槽306，图4显示了从沟槽306中的材料432(或222，其从表面103生长)的一个或多个顶表面到STI区407和408的顶表面216和217上、及在具有竖直侧壁313和315的STI区307和308之间生长的选择性外延生长II1-V族或锗(Ge)材料322(和332)后的一部分半导体衬底基体101的示意性横截面图。
[0107]在一些实施例中，材料322、侧壁326和327、顶表面323和325及顶表面金字塔形324在图3和4中可以相似。这可以是因为322从材料432(或222，二者都从材料102的晶体种子层或表面103生长)的一个或多个顶表面(例如433和435，或者材料432相邻于表面216和217的平面，参见图2的244)生长，但材料322没有从STI区域407和408的非晶形顶表面216和217生长。因为这样，在一些情况下，材料322构成:(I)沿表面216和217的顶部的垂直(110)晶体取向侧壁326和327;以及(2)在侧壁326和327上具有(111)晶体取向的顶表面323和325。在一些情况下，材料322的垂直生长速率(例如顶表面形状324在Hl方向上的生长)大于水平速率(例如侧壁326和327在Wl方向上的生长)。
[0108]根据实施例，材料322的生长继续(例如在与材料332相同的生长处理或过程中)，如上所述。在一些情况下，由于材料332从材料322的一个或多个顶表面(例如323和325)及一个或多个侧壁(例如326和327)生长(二者都从材料102的晶体种子层或表面103生长)，但材料322没有从STI区域207和208的非晶形顶表面216和217生长。因为这样，在一些情况下，材料332继续以构成:(I)沿表面216和217的顶部的垂直(110)晶体取向侧壁336和337;并构成具有顶表面333和335的顶表面金字塔形334。具有(I 10)晶体取向的侧壁336和337的材料332可以接触(例如紧靠着和直接接触)STI侧壁313和315。在一些情况下，侧壁336和337平行于STI侧壁313和315(或与之构成零度角)。
[0109]从图4的材料432的一个或多个顶表面(例如433和435)生长材料322(和332)可以与以上针对图1中在沟槽105中的衬底材料102的顶表面103上生长材料122的说明不同，因为材料322可以在STI区域207和208的非晶形顶表面216和217上但不是从其生长。具体而言，在一些情况下，随着材料322沿边缘230和231生长，它以(I 10)晶体取向生长或具有(110)晶体取向，因为它生长以构成竖直侧壁326和327，它们接触侧壁313和315。结果，在这些情况下，沟槽306的其他特征可以类似于沟槽306的(例如具有本文提及的任何除外)。
[0110]在一些情况下，在材料432中可能不能防止第五侧壁缺陷源，因为沟槽具有相对于衬底表面的40到70度(例如55度)之间的角度的倾斜侧壁(例如参见沟槽305的图2说明)。但根据实施例，通过使用组合沟槽450可以防止第五侧壁缺陷源，其中，上沟槽306具有下沟槽405上开口 440上，在下开口 503向其打开并完全包围其的上沟槽下STI表面216和217。
[0111]根据实施例，可以借助图案化和蚀刻形成沟槽405、306和450及其侧壁。以下相对于图8A-1和10提供用于形成沟槽405、306和450及其侧壁的更详细实施例。
[0112]外延材料322可以是外延材料在沟槽306中选择性生长(例如沉积)的外延层，其从沟槽306中的材料432(或222，其从表面103生长)的顶表面433和435，在STI区域207和208的非晶形顶表面216和217上，在竖直侧壁313和315之间生长，如上针对从材料232的表面生长材料322所述的。材料322可以是外延生长的晶体缓冲材料，从单晶硅(Si)衬底表面103生长，其在相同的生长过程或处理期间或“步骤”过程中最初生长为材料222，随后为432，随后为 322。
[0113]在一些情况下，材料322的(例如预定)生长条件的选择类似于材料222的。在一些情况下，通过选择或使用预定生长温度范围、气流的压力等，材料322的生长从材料432的顶表面选择性生长，如对于材料322已知的，用以从材料432生长，但没有从区域207和208的STI顶表面216和217或者STI侧壁313和315的材料生长或者在其上开始。
[0114]在一些情况下，组合沟槽450或以上针对图4的说明通过在包括具有相对于衬底表面103的高竖直壁413和415的下沟槽405的开口 240上并包围其的上沟槽306的组合沟槽450中的衬底材料的顶表面103上选择性外延生长II1-V族或锗(Ge)单晶材料来减小或防止第一、第二、第三和第五侧壁缺陷源。在此情况下，通过使用组合沟槽450来防止第五缺陷源，其中，上沟槽306具有在下沟槽405上开口 240上、在下开口 303向其打开并完全包围其的上沟槽下STI表面216和217。通过(I)使得上沟槽306高度Hl为至少1.5倍宽度Wl和至少1.5倍长度LI来提供高宽比阻挡(ART)，例如以上针对图1所述的(例如其中材料122生长到高度Hl);或者(2)使得下沟槽405高度H2为至少1.5倍宽度W3和至少1.5倍长度L3来提供高宽比阻挡(ART)，例如以上针对图1所述的(例如其中材料122生长到高度Hl)，来防止第一、第二、第三侧壁缺陷源。
[0115]例如，沟槽缓冲材料中的第一、第二、第三和第五晶体缺陷源可以不延伸到或不存在于形成器件的器件外延区或材料中(例如材料232上的上器件材料)。因而，从缓冲材料的顶表面形成或生长的器件鳍状物可以提供电子器件材料(例如势阱和沟道)，在其中可以形成缺陷减少的或无缺陷的基于鳍状物的器件，从而在构造于器件材料上或中的电路器件中提供更快或增大的性能、增大的产量或更小的偏差问题。
[0116]图5是在具有在短竖直壁下沟槽505的上开口上具有下表面、向其打开并包围其的上沟槽306的组合沟槽550中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料后的一部分半导体衬底基体101的示意性横截面图。图5的相似特征编号可以与针对图1 一4所述的相同。但如下解释的会存在一些除外或区别。
[0117]在此情况下，可以借助在具有在“短”下沟槽505(例如“短”下沟槽具有竖直侧壁，具有的沟槽高度小于1.5倍其宽度或小于1.5倍其长度)的开口 240上并包围其的上沟槽306的组合沟槽550中的衬底材料的顶表面上选择性外延生长II1-V族或锗(Ge)单晶材料来防止第一、第二、第三和第五侧壁缺陷源。具体而言，可以通过使用组合沟槽概念来防止第五缺陷源，其中，上沟槽306具有在下沟槽上开口 240上、向其打开并完全包围其的上沟槽下表面216和217。通过使得上沟槽306使用高宽比阻挡(ART)概念来防止第一、第二、第三侧壁缺陷源，例如通过使得沟槽高度为其宽度的至少1.5倍，其长度的至少1.5倍。
[0118]图5显示了组合沟槽550，具有上沟槽306，形成于STI区307和308之间，并具有下表面(例如表面216和217及开口 303)，在短竖直壁下沟槽505的上开口 240上，向其打开并包围其。上沟槽306可以具有下开口 303，等于下沟槽405的上开口 240或者是相同的开口，如针对图4所述的。
[0119]下沟槽505的H3可以大于沟槽的W3，但比H2/W3为〈1.5。在一些情况下，!13小于沟槽的W3。下沟槽505的H3可以大于沟槽的L3，但比H2/L3为〈1.5。在一些情况下，!13小于沟槽的L3。可以将沟槽505描述为不是ART沟槽。
[0120]对于下沟槽505，图5显示了在具有短竖直侧壁513和515的浅沟槽隔离(STI)区507和508之间的沟槽505中的衬底材料102的顶表面103上选择性外延生长II1-V族或锗(Ge)材料222(和532)后的一部分半导体衬底基体101的示意性横截面图。下沟槽505可以与图3的沟槽405相似，但具有高度H3、宽度W3和长度L3。在一些情况下，在图5的沟槽505中的顶表面103上生长材料222(和532)可以类似于以上针对图1中的沟槽105中的衬底材料102的顶表面103上生长材料122的说明(其中材料122生长到高度Hl)。结果，在一些情况下，沟槽505可以是沟槽405的较短形式(例如具有本文提及的任意除外)。在一些情况下，H3在111!11到〈
1.5xW3范围内。
[0121]根据一些实施例，除了(I)具有高度H3(例如与沟槽405的高度H2相比)；及下述的其他除外，下沟槽505的特征507、508、513、515、583、585、532、533、534和535可以分别与图3的下沟槽405的特征407、408、413、415、483、485、432、433、434和435相似。具体而言，沟槽505可以由在区域507的侧壁513的侧面限定或者具有其；由在区域508的侧壁515的侧面限定或者具有其、由在(或是)顶表面103(具有W3和L3)的底部限定或者具有其；由在上开口240(具有W3和L3)的顶部限定或者具有其;及由相邻于区域507和508的顶表面216和217的顶角411和412限定或者具有其。沟槽侧壁513和515相对于衬底表面103可以是短竖直的(例如与面103成直角)。材料532可以具有(111)晶体取向“竖直”侧壁583和585，接触(例如紧靠着或直接接触)STr‘竖直”侧壁513和515，类似于以上针对图1的接触(例如紧靠着或直接接触)STr‘竖直”侧壁113和115的侧壁123和125所述的。
[0122]图5显示了通过开口240延伸(例如生长)的材料532，其可以类似于图1的相邻于表面126和128的材料122。因为这样，材料532、侧壁533和535、及顶表面金字塔形534可以与图1的低于高度Hl的材料122相似，例如在此存在缺陷源I 一3。在此情况下，通过具有下沟槽505可以防止第一、第二、第三侧壁缺陷源，因为高度H3不是至少1.5倍宽度W3且不是至少I.5倍长度L3。因而，沟槽505不提供高宽比阻挡(ART)，例如以上针对图1所述的(例如，其中材料122生长为高度Hl)。
[0123]对于上沟槽306，图5显示了从沟槽306中的材料532(或222，其从表面103生长)的一个或多个顶表面到STI区507和508的顶表面216和217上、及在具有竖直侧壁313和315的STI区307和308之间生长的选择性外延生长II1-V族或锗(Ge)材料322(和332)后的一部分半导体衬底基体101的示意性横截面图。
[0124]在一些实施例中，材料322、侧壁326和327、顶表面323和325及顶表面金字塔形324在图4和5中可以相似。这可以是因为322从材料532(或222，二者都从材料102的晶体种子层或表面103生长)的一个或多个顶表面(例如533和535，或者材料532相邻于表面216和217的平面，参见图2的244)生长，但材料322没有从STI区域507和508的非晶形顶表面216和217生长。因为这样，在一些情况下，材料522构成:(I)沿表面216和217的顶部的垂直(110)晶体取向侧壁326和327 ；以及(2)在侧壁326和327上具有(111)晶体取向的顶表面323和325。
[0125]根据实施例，材料322的生长继续(例如在与材料332相同的生长处理或过程中)，如上所述。在一些情况下，由于材料332从材料322的一个或多个顶表面(例如323和325)及一个或多个侧壁(例如326和327)生长(二者都从材料102的晶体种子层或表面103生长)，但材料322没有从STI区域207和208的非晶形顶表面216和217生长。因为这样，在一些情况下，材料332继续以构成:(I)沿表面216和217的顶部的垂直(110)晶体取向侧壁336和337;并构成具有顶表面333和335的顶表面金字塔形334。具有(I 10)晶体取向的侧壁336和337的材料332可以接触(例如紧靠着和直接接触)STI侧壁313和315。在一些情况下，侧壁336和337平行于STI侧壁313和315(或与之构成零度角)。
[0126]从材料532(或222，其从表面103生长)的一个或多个顶表面(例如533和535)到图5的沟槽306中生长材料322(和332)可以与以上针对图1中在沟槽105中的衬底材料102的顶表面103上生长材料122的说明不同，因为材料322可以在STI区域207和208的非晶形顶表面216和217上但不是从其生长。具体而言，在一些情况下，随着材料322沿边缘230和231生长，它以(110)晶体取向生长或具有(110)晶体取向，因为它生长以构成竖直侧壁326和327，它们接触侧壁313和315。结果，在这些情况下，沟槽306的其他特征可以类似于沟槽306的(例如具有本文提及的任何除外)。
[0127]在一些情况下，在材料532中可能不能防止第五侧壁缺陷源，因为沟槽具有相对于衬底表面的40到70度(例如55度)之间的角度的倾斜侧壁(例如参见沟槽305的图2说明)。但根据实施例，通过使用组合沟槽550可以在材料532中防止第五侧壁缺陷源，其中，上沟槽306具有下沟槽505上开口 440上，在下开口 303向其打开并完全包围其的上沟槽下STI表面216和217。
[0128]根据实施例，可以借助图案化和蚀刻形成沟槽505、306和550及其侧壁。以下相对于图8A-1和10提供用于形成沟槽505、306和550及其侧壁的更详细实施例。
[0129]外延材料322可以是外延材料在沟槽306中选择性生长(例如沉积)的外延层，其从沟槽306中的材料532(或222，其从表面103生长)的顶表面533和535，在STI区域507和508的非晶形顶表面216和217上，在竖直侧壁313和315之间生长，如上针对从材料232的表面生长材料322所述的。材料322可以是外延生长的晶体缓冲材料，从单晶硅(Si)衬底表面103生长，其在相同的生长过程或处理期间或“步骤”过程中最初生长为材料222，随后为532，随后为 322。
[0130]在一些情况下，材料322的(例如预定)生长条件的选择类似于材料222的。在一些情况下，通过选择或使用预定生长温度范围、气流的压力等，材料322的生长从材料532的顶表面选择性生长，如对于材料322已知的，用以从材料532生长，但没有从区域207和208的STI顶表面216和217或者STI侧壁313和315的材料生长或者在其上开始。
[0131]在一些情况下，组合沟槽550或以上针对图5的说明通过在具有在下沟槽505的开口 240上并包围其的上沟槽306的组合沟槽550中的衬底材料的顶表面103上选择性外延生长II1-V族或锗(Ge)单晶材料来减小或防止第一、第二、第三和第五侧壁缺陷源。在此情况下，通过使用组合沟槽550来防止第五缺陷源，其中，上沟槽306具有在下沟槽505上开口 240上、在下开口 303向其打开并完全包围其的上沟槽下STI表面216和217。通过使得上沟槽306高度Hl为至少1.5倍宽度Wl和至少1.5倍长度LI来提供高宽比阻挡(ART)，例如以上针对图1所述的(例如其中材料122生长到高度Hl)来防止第一、第二、第三侧壁缺陷源。
[0132]例如，沟槽缓冲材料中的第一、第二、第三和第五晶体缺陷源可以不延伸到或不存在于形成器件的器件外延区或材料中(例如材料232上的上器件材料)。因而，从缓冲材料的顶表面形成或生长的器件鳍状物可以提供电子器件材料(例如势阱和沟道)，在其中可以形成缺陷减少的或无缺陷的基于鳍状物的器件，从而在构造于器件材料上或中的电路器件中提供更快或增大的性能、增大的产量或更小的偏差问题。
[0133]图6是具有形成于基体上的组合沟槽的一部分半导体衬底基体的示意性顶视图。图6从上面显示了在基体上形成组合沟槽650后材料102的半导体衬底基体101。
[0134]组合沟槽650显示为具有上沟槽306，上沟槽306具有侧壁615、下表面617、下开口303、宽度Wl和长度LI。在一些情况下，可以将沟槽306的底表面描述为下表面617和下开口303。
[0135]沟槽650或306具有上表面616。下沟槽605显示在上沟槽306下面。下沟槽605具有侧壁613、下表面103、和上开口 204，具有宽度W3和长度L3。
[0136]根据实施例，组合沟槽650可以是本文所述的任意组合沟槽350、450、或550。在一些情况下，上表面616可以是或代替表面316和317。根据实施例，侧壁615可以是或代替侧壁313和315。在一些情况下，下表面617可以是或代替表面216和217。根据实施例，下沟槽605可以是本文所述的任意沟槽300、405或505。根据实施例，侧壁613可以是或代替侧壁213和215、侧壁313和315、侧壁413和415、或侧壁513和515。
[0137]根据一些实施例，开口 240和303具有相同的垂直轴和中心(例如进入纸面的)。在一些情况下，通过从开口 240向外在所有方向上延伸至少5到10nm，组合沟槽650具有完全包围上开口 240的上沟槽下表面617。在一些情况下，完全包围开口 240的上沟槽下表面617包括是在表面617中间的岛的开口 240。在一些情况下，上沟槽下表面617构成包围开口 240的方形(例如所示的)或矩形周边。
[0138]根据实施例，针对图2— 6所述的结构和实施例包括STI侧壁，在沿表面103的(110)晶体结构方向的方向上(例如如图2 — 6轴所示的方向L和W)重合或具有内平面。在一些情况下，这包括针对图2 — 6所述的实施例，包括STI侧壁(例如侧壁613和615)，在沿或平行于表面103的(110)晶体结构方向的方向上(例如方向1^1、1^丄3、11、12和13)重合或具有侧壁的内平面。在一些情况下，STI侧壁613和615与衬底的110方向重合，例如其中，110方向包括110方向的整个族(例如011、101等，其可以由〈110〉代表)。在一些实施例中，这个110方向可以以材料科学术语表示，其中，通过使用专用括号“〈>”来标明方向的族，例如“<110>”。在这些情况下，从图案化的角度(例如产生在40度到70度之间(例如55度)的倾斜沟槽侧壁213和215)和从(110)平面的横向外延生长的角度(例如对于110生长前侧壁326和327以O度接近STI侧壁313和315)来看，STI侧壁613和615是可能的(例如行得通)，因为沟槽的STI侧壁与衬底的110方向准确重合。
[0139]根据实施例，图7A-1可以显示图案化和蚀刻以便形成组合沟槽350的过程。根据实施例，图7A-D可以显示图案化和蚀刻以便形成STI区207和208以形成沟槽205(或下沟槽
305)的过程。根据实施例，图7E-1可以显示图案化和蚀刻以便形成区域307和308以形成上沟槽306;及形成组合沟槽350的过程。
[0140]图7A显示了在以掩模覆盖衬底顶表面要形成沟槽的区域;及将衬底顶表面紧临遮掩区域的未遮掩区域暴露于湿法化学蚀刻剂，其各向异性地蚀刻衬底以形成沟槽后的半导体衬底，沟槽具有在40度到70度(例如55度)之间外倾侧壁。图7A显示了在衬底101的材料102的顶表面703上形成的(例如接触)图案或掩模760 — 762。半导体衬底101、材料102和顶表面103可以与针对图1一5中的那些特征的说明相同。表面703可以类似于表面103，但在表面103上，例如在或高于表面103上的高度H2。在一些情况下，这些掩模具有宽度W3和长度L3。这些掩模可以由单独的光致抗蚀剂或者光致抗蚀剂/氧化物组合、或者光致抗蚀剂/氮化物组合形成，如本领域中已知的。这可以包括通过以掩模(例如氮化物材料)覆盖表面703要形成沟槽的硅区域来图案化。
[0141]图7A还显示了通过以湿法化学蚀刻剂蚀刻在掩模760-762之间的表面103形成的沟槽705和706，湿法化学蚀刻剂各向异性地蚀刻硅。这个蚀刻可以形成沟槽705和706的侧壁712-716，具有相对于表面703在40度到70度之间(例如55度)的角。这可以包括相对于(例如不蚀刻)掩模760-762选择性蚀刻硅材料(例如材料102)，将硅材料(例如材料102)向下去除到表面103。这可以包括通过将紧临遮掩区域的未遮掩硅表面703暴露于湿法化学蚀刻剂蚀刻以形成沟槽，湿法化学蚀刻剂各向异性地蚀刻硅(沿优选晶格平面)。在一些情况下，这包括使用氢氧化钾蚀刻(硅的各向异性湿法蚀刻)以在硅中得到沟槽，其具有在40度到70度之间(例如55度)外倾的侧壁(上开口大于底部)。在40度到70度之间(例如55度)的角可以使用湿法各向异性蚀刻得到，其沿晶格平面去除硅，从而沿(111)晶格平面去除硅。
[0142]图7B显示了在以浅沟槽隔离(STI)材料填充40度到70度(例如55度)之间外倾沟槽后图7A的半导体衬底。图7B显示了以STI材料704将沟槽705和706填充到掩模760 — 762以上的高度。STI材料704可以是STI材料在衬底101上所有暴露出的表面上(例如接触)的覆盖层。这可以包括通过以绝缘氧化物(STI)填充40度到70度(例如55度)之间外倾沟槽来沉积STI材料。
[0143]图7C显示了在去除以掩模覆盖的衬底顶表面的原始区域的掩模以暴露出衬底顶表面后图7A的半导体衬底。图7C显示了STI材料704，平面化到暴露出衬底101的表面703的高度(例如高度H2);暴露出沟槽705和706中STI材料区207和208的顶表面216和217;及去除掩模760-762。
[0144]这可以包括通过去除以掩模覆盖的原始Si区域的掩模760— 762以暴露出硅，以使得原始Si区域隔离STI材料704的区域207和208来形成STI区域207和208。抛光或平面化STI材料704可以借助化学、物理或机械抛光来执行，如本领域中已知的，用以去除STI材料704和掩模760 — 762，以形成新的STI绝缘氧化物材料区207和208的顶平面216和217。
[0145]图7D显示了在使用各向同性蚀刻蚀刻衬底顶表面暴露出的原始区域后图7A的半导体衬底;从而为氧化物中的沟槽提供40度到70度(例如55度)之间的内倾侧壁，仅在沟槽底部暴露出硅。图7D显示了通过使用湿法(或可任选的干法)各向异性蚀刻(例如不是沿晶体平面的择优蚀刻)蚀刻在STI区207和208之间的表面703以去除高度H2以暴露出或形成材料102的(例如平)面103，以产生具有在40度到70度(例如55度)之间内倾侧壁213和215及底表面103的沟槽205来形成沟槽205(或305)。这可以包括相对于(例如不蚀刻)区域207和208的STI材料选择性蚀刻硅材料(例如材料102)，将硅材料(例如材料102)向下去除到表面103。这个沟槽可以具有高度H2、底部宽度W2和顶部宽度W3及长度L3。这可以包括通过使用各向异性蚀刻(例如不是沿晶体平面的择优蚀刻)蚀刻原始区域中暴露出的Si 703形成具有在40度到70度(例如55度)之间内倾侧壁的沟槽205(或305)，在此可以使用干法蚀刻;从而在氧化物中提供沟槽205(或305)，具有在40度到70度(例如55度)之间内倾侧壁213和215，硅103仅在沟槽底部暴露出。这种侧壁可以是STI区207和208的侧壁213和215;或者可以形成沟槽205或305，如针对图2 — 3所述的。
[0146]根据实施例，在图7A-D后可以在沟槽205或305中选择性外延生长II1-V族或锗(Ge)材料，例如针对图2-3所述的(例如材料222和232)。
[0147]根据实施例，图7E-1可以显示图案化和蚀刻以便形成区域307和308(例如沟槽306)的过程。
[0148]图7E显示了在以另一个掩模填充具有40度到70度(例如55度)之间内倾侧壁的下沟槽后图7A的半导体衬底。图7E显示了沟槽205(或305)，以在材料102的顶表面103及表面216和217上形成(例如接触)的图案或掩模765填充到等于或高于表面216和217上的高度Hl的高度。这还可以包括填充沟槽205或305(例如针对图2-3所述的沟槽)。掩模765可以是在衬底1I上所有暴露出的表面上(例如接触)的覆盖掩模。在一些情况下，这个掩模可以由单独的光致抗蚀剂或者光致抗蚀剂/氧化物组合、或者光致抗蚀剂/氮化物组合形成。这可以包括通过以另一个掩模(例如氮化物硬掩模765)将在旧的STI区207和208之间具有40度到70度(例如55度)之间内倾侧壁213和215的沟槽205(例如在以上图7D形成的)填充到高于侧壁的高度并平面化掩模(例如降低到表面103上的高度H2加Hl)来沉积掩模材料765。抛光或平面化掩模765可以借助化学、物理或机械抛光来执行，如本领域中已知的，用以去除掩模材料765，以形成掩模765的顶平面。
[0149]图7F显示了在图案化并蚀刻新的其他掩模以对旧STI区域形成开口，从而在下沟槽上产生新掩模的较大方形台面结构后图7A的半导体衬底。图7F显示了形成于掩模765的顶表面上的图案和掩模766 — 768，及蚀刻沟槽721和723以暴露出区域207和208的表面216和217。在一些情况下，掩模766-768具有宽度长度LI。掩模766 — 768可以由单独的光致抗蚀剂或者光致抗蚀剂/氧化物组合、或者光致抗蚀剂/氮化物组合形成。这可以包括借助光刻图案化和蚀刻新掩模765以对STI区207和208形成开口 721和723，从而在下沟槽205上产生新掩模765的掩模765的较大方形台面结构(大于下沟槽宽度W2)来图案化及蚀刻以形成沟槽721和723。
[0150]图7G显示了在以浅绝缘氧化物(STI)材料填充对旧STI区域的开口后图7A的半导体衬底。图7G显示了以STI材料775在表面216和216上(例如接触)将沟槽721和723填充到等于或高度表面216和216上的高度Hl ATI材料775可以在衬底101上所有暴露出的表面上(例如接触)的覆盖STI材料。这可以包括通过以新绝缘氧化物(STI)775填充对STI区207和208的开口来沉积STI材料以填充沟槽721和723。
[0151]图7H显示了在抛光新STI绝缘氧化物以在旧STI区域的开口中暴露出新的其他掩模的较大方形台面结构和新氧化物/STI后图7A的半导体衬底。图7H显示了STI材料775，平面化到一定高度(例如高度Hl)以暴露出掩模765;在沟槽306中产生STI材料区307和308的外露顶表面316和317;及去除掩模866-768。这可以包括通过抛光绝缘氧化物775以(I)暴露出下沟槽405上新的其他掩模765 (例如氮化物)的较大方形台面结构765，( 2)暴露出STI区域207和208的开口 721和723中的氧化物的表面316和317，从而形成STI材料775的区域307和308来形成STI区域307和308。抛光或平面化STI材料775可以借助化学、物理或机械抛光来执行，如本领域中已知的，以形成新STI绝缘氧化物材料区307和308的顶平面316和317。
[0152]图71显示了在选择性蚀刻或去除下沟槽上的新的其他掩模的较大方形台面结构，而不去除任何新氧化物，以便保留在旧STI区域的开口中的新氧化物;从而为在氧化物中的上沟槽提供竖直侧壁并具有在具有40度到70度(例如55度)之间内倾侧壁的下沟槽的上开口上及包围其的下开口后图7A的半导体衬底。图71显示了沟槽306和305(例如由沟槽205形成)，其可以通过相对于STI区207、208、307和308的材料及衬底材料102选择性蚀刻掩模材料765;产生或暴露出组合沟槽350的沟槽306和305。沟槽306和305的形成可以借助蚀刻以分别或同时形成它们(例如在相同的蚀刻过程中或者作为紧接着蚀刻以形成沟槽306的继续化学蚀刻来形成沟槽305)。
[0153]通过使用湿法(或可任选的干法)各向异性蚀刻(例如不是沿晶体平面的择优蚀亥丨J)蚀刻在STI区207、208、307和308之间的掩模765区域的表面来形成沟槽306和305。这个蚀刻可以去除掩模765的高度Hl，以暴露出或形成区域207和208的顶(例如平)面216和217、及开口 303和240，以产生沟槽306，具有竖直侧壁313和315。这个蚀刻还可以去除掩模765的高度H2，以暴露出或形成材料102的顶(例如平)面103，以产生沟槽305，具有在具有40度到70度(例如55度)之间内倾侧壁213和215及底表面103。这可以包括相对于(例如不蚀刻)区域207、208、307和308的STI材料选择性蚀刻掩模765材料，将掩模765向下去除到表面103。在一些情况下，这可以包括相对于材料102选择性蚀刻掩模765材料。这种蚀刻可以包括使用湿法(或可任选的干法)各向异性蚀刻(例如不是沿晶体平面的择优蚀刻)蚀刻暴露出的掩模765。蚀刻以形成沟槽306可以包括通过在下沟槽205上选择性蚀刻或去除新掩模765(例如氮化物)的较大方形台面结构765，不去除区域的任何氧化物，以便保留STI区207和208的开口中的氧化物;从而在斜壁下沟槽305的开口 240上并包围其的氧化物区307和308(具有竖直侧壁313和315)中提供上沟槽306。上沟槽306可以具有高度Hl、底部宽度Wl和长度LI，其中，高度Hl为> =1.5倍Wl且> =1.5倍LI，例如以上针对图1所述的。
[0154]沟槽306侧壁可以包括STI区307和308的侧壁313和315;或者可以如针对图3 — 5所述的形成沟槽306。根据实施例，在图7A-1后，在组合沟槽350中选择性外延生长II1-V族或锗(Ge)材料，例如针对图3所述的(例如材料222、232、322和332)。
[0155]根据实施例，图8A-1可以显示图案化和蚀刻以便形成组合沟槽450和550的过程。根据实施例，图8A-D可以显示图案化和蚀刻以便形成STI区507和508以形成下沟槽505的过程。根据实施例，图8E-1可以显示图案化和蚀刻以便形成区域307和308以形成上沟槽306;及形成组合沟槽450或550的过程。
[0156]图8A显示了在以掩模覆盖衬底顶表面要形成沟槽的区域;及将衬底顶表面紧临遮掩区域的未遮掩区域暴露于干法化学蚀刻剂，其各向异性地蚀刻衬底以形成具有竖直侧壁的沟槽后的半导体衬底。图8A显示了在衬底101的材料102的顶表面703上形成的(例如接触)图案或掩模760 — 762。半导体衬底101、材料102和顶表面103可以与针对图1 一5中的那些特征的说明相同。表面703可以类似于表面103，但在表面103上，例如在或高于表面103上的高度H2。在一些情况下，这些掩模具有宽度W3和长度L3。这些掩模可以由单独的光致抗蚀剂或者光致抗蚀剂/氧化物组合、或者光致抗蚀剂/氮化物组合形成，如本领域中已知的。这可以包括通过以掩模(例如氮化物材料)覆盖表面703要形成沟槽的硅区域来图案化。
[0157]图8A还显示了通过以干法化学蚀刻剂蚀刻在掩模760— 762之间的表面103形成的沟槽805和806，干法化学蚀刻剂各向异性地蚀刻硅。这个蚀刻可以形成沟槽805和806的侧壁812 — 816，具有相对于表面703在90度角。这可以包括相对于(例如不蚀刻)掩模760-762选择性蚀刻硅材料(例如材料102)，将硅材料(例如材料1 2)向下去除到表面103。这可以包括通过将紧临遮掩区域的未遮掩硅表面703暴露于干法化学蚀刻剂蚀刻以形成沟槽，干法化学蚀刻剂各向异性地蚀刻硅(沿优选晶格平面)。在一些情况下，这包括使用氯或另一种酸性干法化学试剂(硅的各向异性干法蚀刻)以在硅中得到沟槽，其具有竖直侧壁。在一些情况下，其他此类化学试剂可以包括“卤素”，代替或补充氯。这个卤素可以包括氟、或者氯和氟的组合。
[0158]图SB显示了在以浅沟槽隔离(STI)材料填充竖直侧壁沟槽后图8A的半导体衬底。图8B显示了以STI材料804将沟槽805和806填充到掩模760 — 762以上的高度。STI材料804可以是STI材料在衬底101上所有暴露出的表面上(例如接触)的覆盖层。这可以包括通过以绝缘氧化物(STI)填充竖直侧壁沟槽来沉积STI材料。
[0159]图SC显示了在去除以掩模覆盖的衬底顶表面的原始区域的掩模以暴露出衬底顶表面后图8A的半导体衬底。图8C显示了STI材料804，平面化到暴露出衬底101的表面703的高度(例如高度H2);暴露出沟槽805和806中STI材料区407和408的顶表面216和217;及去除掩模760 — 762。
[0160]这可以包括通过去除以掩模覆盖的原始Si区域的掩模760— 762以暴露出硅，以使得原始Si区域隔离STI材料804的区域407和408来形成STI区域407和408。抛光或平面化STI材料804可以借助化学、物理或机械抛光来执行，如本领域中已知的，用以去除STI材料804和掩模760-762，以形成新的STI绝缘氧化物材料区407和408的顶平面216和217。
[0161]图8D显示了在使用各向同性蚀刻蚀刻衬底顶表面暴露出的原始区域后图8A的半导体衬底;从而为在氧化物中的沟槽提供竖直侧壁，仅在沟槽底部暴露出硅。图8D显示了通过使用湿法(或可任选的干法)各向异性蚀刻(例如不是沿晶体平面的择优蚀刻)蚀刻在STI区407和408之间的表面703以去除高度H2以暴露出或形成材料102的(例如平)面103，以产生具有竖直侧壁413和415及底表面103的沟槽405来形成沟槽405。这可以包括相对于(例如不蚀刻)区域407和408的STI材料选择性蚀刻硅材料(例如材料102)，将硅材料(例如材料102)向下去除到表面103。这可以包括通过使用各向异性蚀刻(例如不是沿晶体平面的择优蚀刻)蚀刻原始区域中暴露出的Si 703形成具有竖直侧壁的沟槽405，在此可以使用干法蚀亥Ij;从而在氧化物中提供沟槽405，具有竖直侧壁413和415，硅103仅在沟槽底部暴露出。这种侧壁可以是STI区407和408的侧壁413和415;或者可以形成沟槽405，如针对图4所述的。
[0162]根据实施例，在图8A-D后可以在沟槽405中选择性外延生长II1-V族或锗(Ge)材料，例如针对图4所述的(例如材料222和432)。
[0163]根据实施例，如针对图5所述的，可以在图8E-1中形成具有高度H3的STI区507和508，用以形成沟槽405，代替如针对图8A-D所述的形成具有高度H2的STI区407和408。这个实施例可以包括以上针对图8A-D的说明，但具有以高度H3形成的沟槽505，代替如针对图4-5所述的以高度H2形成的沟槽405。这个沟槽可以具有高度H3、宽度W3和长度L3，其中，高度H2为〈1.5倍W3且〈1.5倍L3，例如针对图5所述的。此外，对于这个实施例，根据实施例，在图8A-D后可以在沟槽505中选择性外延生长II1-V族或锗(Ge)材料，例如针对图5所述的(例如材料222和532)。
[0164]根据实施例，图8E-1可以显示图案化和蚀刻以便形成区域307和308(例如沟槽
306)的过程。这些说明可以类似于以上针对图7E-1的说明，但图8E-1可以在沟槽405或505上形成沟槽306，如针对图4或5所述的。
[0165]例如，图SE显示了在以另一个掩模填充具有竖直侧壁的下沟槽后图8A的半导体衬底，例如针对图7E所述的，以在材料102的顶表面103及表面216和217上形成(例如接触)的图案或掩模765将沟槽205(或305)填充到等于或高于表面216和217上的高度Hl的高度。这还可以包括填充沟槽405或505 (例如针对图4-5所述的沟槽)。
[0166]图8F显示了在图案化并蚀刻新的其他掩模以对旧STI区域形成开口，从而在下沟槽上产生新掩模的较大方形台面结构后图8A的半导体衬底。
[0167]图SG显示了在以浅绝缘氧化物(STI)材料填充对旧STI区域的开口后图8A的半导体衬底。
[0168]图8H显示了在抛光新STI绝缘氧化物以在旧STI区域的开口中暴露出新的其他掩模的较大方形台面结构和新氧化物/STI后图8A的半导体衬底。
[0169]图81显示了在选择性蚀刻或去除下沟槽(例如氮化物)上的新的其他掩模的较大方形台面结构，而不去除任何新氧化物，以便保留在旧STI区域的开口中的新氧化物;从而为在氧化物中的上沟槽提供竖直侧壁并具有在下沟槽的上开口上及包围其的下开口后图8A的半导体衬底。
[0170]图81显示了沟槽306和405，其可以通过相对于STI区407、408、307和308的材料及衬底材料102选择性蚀刻掩模材料765;产生或暴露出组合沟槽350的沟槽306和405。沟槽306和405的形成可以借助蚀刻以分别或同时形成它们(例如在相同的蚀刻过程中或者作为紧接着蚀刻以形成沟槽306的继续化学蚀刻来形成沟槽405)。这可以通过使用湿法(或可任选的干法)各向异性蚀刻(例如不是沿晶体平面的择优蚀刻)蚀刻在STI区407、408、307和308之间的掩模765区域的表面来完成，类似于以上图71中的说明，用于通过蚀刻在STI区
207、208、307和308之间的掩模765区域的表面来形成沟槽306和305。这个蚀刻还可以去除掩模765的高度H2，以暴露出或形成材料102的顶(例如平)面103，以产生沟槽405，具有竖直侧壁413和415及底表面103。
[0171]根据实施例，在图8A-1后，可以在沟槽450或550中选择性外延生长II1-V族或锗(Ge)材料，例如针对图4-5所述的(例如用于沟槽450的材料222、432、322和332;或者用于沟槽550的材料222、532、322和332)。
[0172]图9是用于形成沟槽的示例性过程900，沟槽具有在STI区域之间的40度到70度(例如55度)之间内倾侧壁，在沟槽底部暴露出衬底顶表面。图9可以是针对图2 — 3所述的用于形成沟槽205、305或350的示例性过程。
[0173]块910可以包括以掩模(例如氮化物材料)覆盖表面103要形成沟槽的硅区域。
[0174]块920可以包括将紧临遮掩区域的未遮掩硅表面103暴露于湿法化学蚀刻剂，其各向异性地蚀刻硅(沿优选晶格平面)，例如使用氢氧化钾蚀刻(硅的各向异性地湿法蚀刻)，以在硅中得到沟槽，其具有在40度到70度(例如55度)之间外倾侧壁(上开口大于底部)。
[0175]块930可以包括以绝缘氧化物(STI)填充在40度到70度(例如55度)之间外倾沟槽。
[0176]块940可以包括去除以掩模覆盖的原始Si区域的掩模以暴露出硅。
[0177]块950可以包括使用各向同性蚀刻(不是沿晶体平面的择优蚀刻)蚀刻原始区域中暴露出的Si，在此可以是干法蚀刻；从而为氧化物中的沟槽提供40度到70度(例如55度)之间的内倾侧壁，仅在沟槽底部暴露出硅。
[0178]这种侧壁可以是STI区域207和208的侧壁213和215;或者可以分别构成针对图2-3所述的沟槽205或305。
[0179]在一些实施例中，过程900在块950后停止，例如用以形成STI区域207和208;或者针对图2所述的沟槽205。在一些实施例中，过程900在块950后继续，以形成STI区域207、
208、307和308;或者针对图3所述的组合沟槽350。
[0180]块960可以包括以另一个掩模(例如氮化物硬掩模)将具有在40度到70度(例如55度)之间内倾侧壁的下沟槽(例如在以上图7D形成的)填充到高于侧壁的高度并平面化掩模。
[0181]块970可以包括光刻图案化和蚀刻新掩模以形成对STI区207和208的开口，从而在下沟槽上产生新掩模的较大方形台面结构(大于下沟槽W2)。
[0182]块980可以包括以新的绝缘氧化物(STI)填充对STI区域207和208的开口。
[0183]块990可以包括抛光绝缘氧化物以在STI区域207和208的开口中暴露出下沟槽上的新的其他掩模(例如氮化物)的较大方形台面结构和氧化物。
[0184]块995可以包括选择性蚀刻或去除下沟槽上的新掩模(例如氮化物)的较大方形台面结构，而不去除任何氧化物，以便保留在STI区域207和208的开口中的氧化物;从而为在氧化物中的上沟槽(例如沟槽306)提供竖直侧壁并具有在斜壁下沟槽305的上开口 240上及包围其的下开口 303;为在氧化物中的下沟槽(例如沟槽305)提供在40度到70度(例如55度)之间内倾侧壁，仅在下沟槽底部暴露出硅。这种侧壁可以是STI区域207和208的侧壁213和215，和STI区域307和308的侧壁313和315;或者可以构成针对图3所述的组合沟槽350。
[0185]图10是用于在STI区域之间形成沟槽竖直侧壁的示例性过程1000，在沟槽底部暴露出衬底顶表面。图10可以是针对图4-5所述的用于形成沟槽450或550的示例性过程。
[0186]块11可以包括以掩模(例如氮化物材料)覆盖表面103要形成沟槽的硅区域。
[0187]块1020可以包括将紧临遮掩区域的未遮掩硅表面103暴露于干法化学蚀刻剂，其各向异性地蚀刻硅(沿优选晶格平面)，例如使用氯或另一种酸性化学试剂(硅的各向异性地干法蚀刻)，以在硅中得到沟槽，其具有竖直侧壁(上开口等于底部)。在一些情况下，其他此类化学试剂可以包括“卤素”，代替或补充氯。这个卤素可以包括氟、或者氯和氟的组合。
[0188]块1030可以包括以绝缘氧化物(STI)填充竖直侧壁沟槽。
[0189]块1040可以包括去除以掩模覆盖的原始Si区域的掩模以暴露出硅。
[0190]块1050可以包括使用各向同性蚀刻(不是沿晶体平面的择优蚀刻)蚀刻原始区域中暴露出的Si，在此可以是干法蚀刻;从而为氧化物中的沟槽提供竖直侧壁，仅在沟槽底部暴露出硅。
[0191]根据实施例，这种侧壁可以是STI区域407和408的侧壁413和415;或者可以构成针对图4所述的沟槽405(例如具有高度H2，如针对图4所述的)。根据其他实施例，这种侧壁可以是S TI区域507和508的侧壁513和515;或者可以构成针对图5所述的沟槽505(例如具有高度H3，如针对图5所述的)。
[0192]在一些实施例中，过程1000在块1050后继续，用以形成STI区域407、408、307和308;或者针对图4所述的组合沟槽350。在一些实施例中，过程1000在块1050后继续，以形成STI区域507、508、307和308;或者针对图5所述的组合沟槽550。
[0193 ]块1060可以包括以另一个掩模(例如氮化物硬掩模)将具有竖直侧壁的下沟槽(例如在以上图8D形成的)填充到高于侧壁的高度并平面化掩模。
[0194]块1070可以包括光刻图案化和蚀刻新掩模以形成对STI区407和408的开口，从而在下沟槽上产生新掩模的较大方形台面结构(大于下沟槽W3)。
[0195]块1080可以包括以新的绝缘氧化物(STI)填充对STI区域407和408的开口。
[0196]块1090可以包括抛光绝缘氧化物以在STI区域407和408的开口中暴露出下沟槽上的新的其他掩模(例如氮化物)的较大方形台面结构和氧化物。
[0197]块1095可以包括选择性蚀刻或去除下沟槽上的新掩模(例如氮化物)的较大方形台面结构，而不去除任何氧化物，以便保留在STI区域407和408的开口中的氧化物;从而为在氧化物中的上沟槽(例如沟槽306)提供竖直侧壁并具有在竖直壁下沟槽405的上开口 240上及包围其的下开口 303;为在氧化物中的下沟槽(例如沟槽405)提供竖直侧壁，仅在下沟槽底部暴露出硅。
[0198]在一些实施例中，这种侧壁可以是STI区域407和408的侧壁413和415，和STI区域307和308的侧壁313和315;或者可以构成针对图4所述的组合沟槽450(例如，其中区域407和408的高度为H2)。在其他实施例中，这种侧壁可以是STI区域507和508的侧壁513和515，和STI区域307和308的侧壁313和315;或者可以构成针对图5所述的组合沟槽550(例如，其中区域507和508的高度为H3)。
[0199]在一些情况下，材料122、222、232、322、332、432和532每一个都是InP、GaAs、InGaAs、AlGaAs、InAlAs、GaAsSb或InP材料的层。在一些情况下，材料 122、222、232、322、332、432和532之一是11^、6&厶8、1116&厶8、厶16&厶8、11^1厶8、6&厶8513或11^材料的层。在一些情况下，(I)材料122是InP或GaAs材料的底层；(2)材料232、432、532和322是InAlAs材料的中间层；及(3)材料332是InGaAs材料的顶层或材料332是5_50nm InGaAs/2nm InP/20nm高度掺杂的InGaAs材料(InGaAs中的铟成分从53%到100% )叠层的顶层。在一些情况下，(I)材料122、232、432和532是InP或GaAs材料的底层；(2)材料322是InAlAs材料的中间层;及(3)材料332是InGaAs材料的顶层或材料332是5_50nm InGaAs/2nm InP/20nm高度掺杂的InGaAs材料(InGaAs中的铟成分从53 % JlJlOO %)叠层的顶层。
[0200]在一些情况下，可以将材料122、222、232、322、332、432和532说明为“外延区”；或者外延层或材料的“叠层”。对于一些实施例，将形成材料122、222、232、322、332、432和532说明为“同时”外延生长外延材料、层或区域。例如“同时”可以说明在不同沟槽或组合沟槽中(例如在STI区域或侧壁之间)在同时执行形成或生长相同材料的相同过程。在一些情况下，同时外延生长外延材料可以说明在同时执行在表面103上形成材料多个沟槽的相同过程，如上所述的。
[0201]图1一10显示了在STI区域和表面103之间限定的一个或两个单一或组合沟槽(例如沟槽105、205、350、450和550)。但可以想到在衬底101上可以存在更多类似的沟槽，类似于单一或组合沟槽的(例如沟槽105、205、350、450和550)，例如至少几百个或成百上千个。
[0202]在一些情况下，“组合沟槽”可以具有沟槽的两个或多个级(例如垂直定向的，例如上下的)，它们对彼此开口(例如具有下或上开口，其构成在它们之间的开口)。在一些情况下，“组合沟槽”可以具有上(例如顶部)开口和下(例如底部)沟槽，其中，上沟槽具有下开口，在下沟槽的上开口上并包围其。在一些情况下，开口具有相同的轴或中心(例如相对于宽度和长度，以彼此为水平中心)。
[0203]图11示出了根据一个实现方式的计算设备1100。计算设备1100容纳板1102。板1102可以包括多个组件，包括但不限于处理器1104和至少一个通信芯片1106。处理器1104物理且电耦合到板1102。在一些实现方式中，至少一个通信芯片1106也物理且电耦合到板1102。在进一步的实现方式中，通信芯片1106是处理器1104的一部分。
[0204]取决于其应用，计算设备1100可以包括其他组件，其会或不会物理且电耦合到板1102。这些其他组件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如R0M)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(⑶)、数字多用途盘(DVD)等等)。
[0205]通信芯片1106实现了无线通信，用于往来于计算设备1100传送数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片1106可以实施多个无线标准或协议中的任意一个，包括但不限于，W1-Fi(IEEE 802.11族)、WiMAX( IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及之后的任何其他无线协议。计算设备1100可以包括多个通信芯片1106。例如，第一通信芯片1106可以专用于近距离无线通信，例如W1-Fi和蓝牙，第二通信芯片1106可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
[0206]计算设备1100的处理器1104包括封装在处理器1104内的集成电路晶片。在本发明的一些实现方式中，处理器的集成电路晶片包括(I)相对于沟槽形成于其上的衬底表面具有在40度到70度之间(例如55度)的角度的倾斜侧壁的沟槽;和/或(2)组合沟槽，具有在形成于衬底表面上的下沟槽的开口上及包围其的上沟槽;及从衬底表面选择性外延生长的选择性外延生长缓冲材料层，例如参考图1 一 10所述的。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
[0207]通信芯片1106也包括封装在通信芯片1106内的集成电路晶片。根据另一个实现方式，包括通信芯片的封装包含如上所述的一个或多个电容器。
[0208]在进一步的实现方式中，容纳在计算设备1100中的另一个组件可以包含微电子封装，其包括如上所述的集成电路晶片。
[0209]在多个实现方式中，计算设备1100可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实现方式中，计算设备1100可以是处理数据的任何其他电子设备。
[0210]示例
[0211]以下示例属于实施例。
[0212]示例I是一种组合沟槽，用于生长选择性外延缓冲材料，所述组合沟槽包括:在衬底表面上的第一和第二浅沟槽隔离(STI)区，第一STI区和第二STI区具有限定下沟槽的第一STI内侧壁和第二STI内侧壁，所述下沟槽具有是衬底表面的底表面，所述下沟槽具有下沟槽上开口 ；及在所述第一STI区和第二STI区上的第三STI区和第四STI区，所述第三STI区和第四STI区具有限定上沟槽的第三STI内侧壁和第四STI内侧壁，所述上沟槽暴露出下沟槽上开口和衬底表面;所述上沟槽具有上沟槽下表面，所述上沟槽下表面在所述下沟槽上开口上并完全包围下沟槽上开口。
[0213]在示例2中，示例I的主题可以可任选地包括，其中，所述上沟槽具有的高度为上沟槽的至少1.5倍宽度和至少1.5倍长度;及其中，所述第三STI内侧壁和第四STI内侧壁垂直于所述衬底表面。
[0214]在示例3中，示例I的主题可以可任选地包括，进一步包括:在下沟槽和上沟槽中的晶体外延材料层，所述晶体外延材料从所述衬底表面选择性外延生长，但没有从下沟槽的STI顶表面生长。
[0215]在示例4中，示例3的主题可以可任选地包括，其中，所述晶体外延材料层是缓冲材料层，及进一步包括:在所述缓冲材料的顶表面上的器件晶体外延材料的器件层，所述器件晶体外延材料从所述缓冲材料的顶表面选择性外延生长。
[0216]在示例5中，示例3的主题可以可任选地包括，其中，所述外延材料具有接触所述第一STI内侧壁和第二STI内侧壁的(111)晶向指数侧壁;及其中，所述外延材料具有接触所述第三STI内侧壁和第四STI内侧壁的(110)晶向指数竖直侧壁。
[0217]在示例6中，示例I的主题可以可任选地包括，其中，所述第一STI内侧壁和第二STI内侧壁相对于所述衬底表面构成在40度到70度之间的内倾角。
[0218]在示例7中，示例I的主题可以可任选地包括，其中，所述第一STI内侧壁和第二STI内侧壁垂直于所述衬底表面。
[0219]示例8是一种沟槽，用于生长选择性外延缓冲材料，所述沟槽包括:在衬底表面上的第一和第二浅沟槽隔离(STI)区，第一STI区和第二STI区具有限定沟槽的第一STI内侧壁和第二 STI内侧壁，所述沟槽具有是衬底表面的底表面;所述第一 STI内侧壁和第二 STI内侧壁相对于所述衬底表面构成约55度的内倾角;及在所述沟槽中的晶体外延材料层，所述晶体外延材料从所述衬底表面选择性外延生长。
[0220]在示例9中，示例8的主题可以可任选地包括，其中，所述外延材料层具有接触所述第一STI内侧壁和第二STI内侧壁的(111)晶向指数材料侧壁。
[0221 ]在示例10中，示例8的主题可以可任选地包括，其中，所述外延材料层是缓冲材料层，及进一步包括:在所述缓冲材料的顶表面上的器件晶体外延材料层，所述器件晶体外延材料从所述缓冲材料的顶表面选择性外延生长。
[0222]示例11是一种形成用于生长选择性外延缓冲材料的沟槽的方法，所述方法包括:在衬底表面上形成第一和第二浅沟槽隔离(STI)区，第一STI区和第二STI区具有限定沟槽的第一 STI内侧壁和第二 STI内侧壁，所述沟槽具有是衬底表面的底表面;所述第一 STI内侧壁和第二STI内侧壁相对于所述衬底表面构成55度的内倾角；及从所述衬底表面和所述沟槽中选择性外延生长晶体外延材料层。
[0223]在示例12中，示例11的主题可以可任选地包括，其中，所述外延材料层具有接触所述第一STI内侧壁和第二STI内侧壁的(111)晶向指数材料侧壁。
[0224]在示例13中，示例11的主题可以可任选地包括，其中，所述外延材料层是缓冲材料层，及进一步包括:从所述缓冲材料的顶表面选择性外延生长器件晶体外延材料的器件层。
[0225]示例14是一种形成用于生长选择性外延缓冲材料的组合沟槽的方法，所述方法包括:在衬底表面上的第一和第二浅沟槽隔离(STI)区，第一STI区和第二STI区具有限定下沟槽的第一 STI内侧壁和第二 STI内侧壁，所述下沟槽具有是衬底表面的底表面，所述下沟槽具有下沟槽上开口；及在所述第一STI区和第二STI区上形成第三STI区和第四STI区，所述第三STI区和第四STI区具有限定上沟槽的第三STI内侧壁和第四STI内侧壁，所述上沟槽暴露出下沟槽上开口和衬底表面;所述上沟槽具有上沟槽下表面，所述上沟槽下表面在所述下沟槽上开口上并完全包围下沟槽上开口。
[0226]在示例15中，示例14的主题可以可任选地包括，其中，所述上沟槽具有的高度为上沟槽的至少1.5倍宽度和至少1.5倍长度;及其中，所述第三STI内侧壁和第四STI内侧壁垂直于所述衬底表面。
[0227]在示例16中，示例14的主题可以可任选地包括，进一步包括:从所述衬底表面到下沟槽和上沟槽中选择性外延生长晶体外延材料层;及其中，所述晶体外延材料层没有从下沟槽的STI顶表面生长。
[0228]在示例17中，示例16的主题可以可任选地包括，其中，所述晶体外延材料层是缓冲材料层，及进一步包括:在所述缓冲材料的顶表面上的器件晶体外延材料层，所述器件晶体外延材料从所述缓冲材料的顶表面选择性外延生长。
[0229]在示例18中，示例16的主题可以可任选地包括，其中，所述外延材料具有接触所述第一 STI内侧壁和第二 STI内侧壁的(I 11)晶向指数侧壁;及其中，所述外延材料具有接触所述第三STI内侧壁和第四STI内侧壁的(110)晶向指数竖直侧壁。
[0230]在示例19中，示例14的主题可以可任选地包括，其中，所述第一STI内侧壁和第二STI内侧壁相对于所述衬底表面构成55度的内倾角。
[0231]在示例20中，示例14的主题可以可任选地包括，其中，所述第一STI内侧壁和第二STI内侧壁垂直于所述衬底表面。
[0232]示例21是一种用于计算的系统，包括:微处理器，所述微处理器耦合到存储器，所述微处理器具有至少一个组合沟槽，所述组合沟槽具有:在衬底表面上的第一和第二浅沟槽隔离(STI)区，第一STI区和第二STI区具有限定下沟槽的第一STI内侧壁和第二STI内侧壁，所述下沟槽具有是衬底表面的底表面，所述下沟槽具有下沟槽上开口；在所述第一 STI区和第二STI区上的第三STI区和第四STI区，所述第三STI区和第四STI区具有限定上沟槽的第三STI内侧壁和第四STI内侧壁，所述上沟槽向所述下沟槽上开口和所述衬底表面打开;所述上沟槽具有上沟槽下表面，所述上沟槽下表面在所述下沟槽上开口上并完全包围下沟槽上开口 ；在下沟槽和上沟槽中的缓冲晶体外延材料的缓冲层，所述缓冲晶体外延材料从所述衬底表面选择性外延生长，但没有从下沟槽的STI顶表面生长;在所述缓冲材料的顶表面上的器件晶体外延材料的器件层，所述器件晶体外延材料从所述缓冲材料的顶表面选择性外延生长;及多个器件，形成于器件材料的鳍状物中。
[0233]在示例22中，示例21的主题可以可任选地包括，其中，所述上沟槽具有的高度为上沟槽的至少1.5倍宽度和至少1.5倍长度;其中，所述第三STI内侧壁和第四STI内侧壁垂直于所述衬底表面；其中，所述外延材料具有接触所述第三STI内侧壁和第四STI内侧壁的
(110)晶向指数竖直侧壁;及其中之一，(a)所述外延材料具有接触所述第一STI内侧壁和第二STI内侧壁的(I 11)晶向指数侧壁，及(b)述第一 STI内侧壁和第二 STI内侧壁相对于所述衬底表面构成55度的内倾角。
[0234]示例23是一种装置，包括用于执行示例11-20中任意一个的方法的单元。
[0235]在以上说明中，为了解释，阐述了多个特定细节以提供对实施例的透彻理解。但对于本领域技术人员来说，显然，一个或多个实施例的实践可以无需部分这些特定细节。不是为了限定本发明的实施例而提供所述的特定实施例，而是为了举例说明它。本发明的实施例的范围不是由以上提供的特定示例来确定，而仅由以下的权利要求确定。在其他实例中，以方框图形式而非详细地显示了公知的结构、设备和操作，以避免模糊本说明的理解。例如，尽管本文将实施例说明为具有相对于衬底表面构成在40度到70度之间的内倾角的STI内侧壁，但可以认为该角度可以约为55度，或者在一些情况下，为准确的55度。在认为适当的情况下，参考标记或参考标记的末尾部分在附图中可以重复，以指示相应的或类似的要素，它们可以可任选地具有相似的特性。
[0236]还应意识到，本说明书通篇中对例如“一个实施例”、“一个或多个实施例”或“不同实施例”的提及表示特定特征可以包括在实施例的实践中。类似地，应意识到，在说明中的多个特征有时在单一实施例、附图或其说明中被分组在一起，以便使本公开内容简单化并帮助对多个创新方面的理解。但本公开内容的这个方法不应解释为反映所需特征多于在每一个权利要求中明确表述的实施例。相反，如以下权利要求书反映的，实施例的创新方面可以存在于比单一公开的实施例的全部特征更少的状态中。例如，尽管以上说明和【附图说明】了形成具有两级(例如306和305、405或505)的“组合沟槽”，但可以认为组合沟槽可以具有多于两个沟槽级(例如垂直定向的，例如上下的)，它们对彼此打开(例如具有下或上开口，其构成在它们之间的开口)。因而，【具体实施方式】后的权利要求书借以明确包含在本【具体实施方式】中，每一个权利要求都独立作为本发明的单独实施例。
【主权项】
1.一种组合沟槽，用于生长选择性外延缓冲材料，所述组合沟槽包括: 位于衬底表面上的第一浅沟槽隔离(STI)区和第二浅沟槽隔离(STI)区，所述第一STI区和所述第二 STI区具有限定下沟槽的第一 STI内侧壁和第二 STI内侧壁，所述下沟槽具有为所述衬底表面的底表面，所述下沟槽具有下沟槽上开口；以及 位于所述第一STI区和所述第二STI区上的第三STI区和第四STI区，所述第三STI区和所述第四STI区具有限定上沟槽的第三STI内侧壁和第四STI内侧壁，所述上沟槽暴露出所述下沟槽上开口和所述衬底表面;所述上沟槽具有上沟槽下表面，所述上沟槽下表面位于所述下沟槽上开口之上并完全包围所述下沟槽上开口。2.根据权利要求1所述的组合沟槽，其中，所述上沟槽的高度为所述上沟槽的宽度的至少1.5倍并且为所述上沟槽的长度的至少1.5倍;并且其中，所述第三STI内侧壁和所述第四STI内侧壁垂直于所述衬底表面。3.根据权利要求1所述的组合沟槽，进一步包括: 位于所述下沟槽中和所述上沟槽中的晶体外延材料构成的层，所述晶体外延材料是从所述衬底表面选择性外延生长，但不从所述下沟槽的STI顶表面生长的。4.根据权利要求3所述的组合沟槽，其中，所述晶体外延材料构成的层是缓冲材料构成的层，并且所述的组合沟槽进一步包括: 位于所述缓冲材料的顶表面上的由器件晶体外延材料构成的器件层，所述器件晶体外延材料是从所述缓冲材料的所述顶表面选择性外延生长的。5.根据权利要求3所述的组合沟槽，其中，所述外延材料具有接触所述第一STI内侧壁和所述第二 STI内侧壁的(I 11)晶向指数侧壁;并且其中，所述外延材料具有接触所述第三STI内侧壁和所述第四STI内侧壁的(110)晶向指数竖直侧壁。6.根据权利要求1所述的组合沟槽，其中，所述第一STI内侧壁和所述第二 STI内侧壁相对于所述衬底表面构成在40度到70度之间的内倾角。7.根据权利要求1所述的组合沟槽，其中，所述第一STI内侧壁和所述第二 STI内侧壁垂直于所述衬底表面。8.一种沟槽，用于生长选择性外延缓冲材料，所述沟槽包括: 位于衬底表面上的第一浅沟槽隔离(STI)区和第二浅沟槽隔离(STI)区，所述第一STI区和所述第二 STI区具有限定底表面为所述衬底表面的沟槽的第一 STI内侧壁和第二 STI内侧壁底表面； 所述第一 STI内侧壁和所述第二 STI内侧壁相对于所述衬底表面构成约55度的内倾角；以及 位于所述沟槽中的晶体外延材料构成的层，所述晶体外延材料是从所述衬底表面选择性外延生长的。9.根据权利要求8所述的沟槽，其中，所述晶体外延材料构成的层具有接触所述第一STI内侧壁和所述第二STI内侧壁的(111)晶向指数材料侧壁。10.根据权利要求9所述的沟槽，其中，所述晶体外延材料构成的层是缓冲材料构成的层，并且所述沟槽进一步包括: 位于所述缓冲材料的顶表面上的器件晶体外延材料构成的层，所述器件晶体外延材料是从所述缓冲材料的顶表面选择性外延生长的。11.一种用于形成的沟槽的方法，所述沟槽用于生长选择性外延缓冲材料，所述方法包括: 在衬底表面上形成第一浅沟槽隔离(STI)区和第二浅沟槽隔离(STI)区，所述第一STI区和所述第二 STI区具有限定底表面为所述衬底表面的沟槽的第一 STI内侧壁和第二 STI内侧壁； 将所述第一 STI内侧壁和所述第二 STI内侧壁相对于所述衬底表面构成55度的内倾角；以及 从所述衬底表面并在所述沟槽中选择性外延生长晶体外延材料构成的层。12.根据权利要求11所述的方法，其中，所述晶体外延材料构成的层具有接触所述第一STI内侧壁和所述第二STI内侧壁的(111)晶向指数材料侧壁。13.根据权利要求11所述的方法，其中，所述晶体外延材料构成的层是缓冲材料构成的层，并且所述方法进一步包括: 从所述缓冲材料的顶表面选择性外延生长由器件晶体外延材料构成的器件层。14.一种用于形成组合沟槽的方法，所述组合沟槽用于生长选择性外延缓冲材料，所述方法包括: 在衬底表面上形成第一浅沟槽隔离(STI)区和第二浅沟槽隔离(STI)区，所述第一STI区和所述第二 STI区具有限定下沟槽的第一 STI内侧壁和第二 STI内侧壁，所述下沟槽具有为所述衬底表面的底表面，所述下沟槽具有下沟槽上开口；以及 在所述第一STI区和所述第二STI区上形成第三STI区和第四STI区，所述第三STI区和所述第四STI区具有限定上沟槽的第三STI内侧壁和第四STI内侧壁，所述上沟槽暴暴露出所述下沟槽上开口和所述衬底表面;所述上沟槽具有上沟槽下表面，所述上沟槽下表面位于所述下沟槽上开口之上并完全包围所述下沟槽上开口。15.根据权利要求14所述的方法，其中，所述上沟槽的高度为所述上沟槽的宽度的至少1.5倍并且为所述上沟槽的长度的至少1.5倍;并且其中，所述第三STI内侧壁和所述第四STI内侧壁垂直于所述衬底表面。16.根据权利要求14所述的方法，进一步包括: 将晶体外延材料构成的层从所述衬底表面选择性外延生长到所述下沟槽和所述上沟槽中；并且其中，所述晶体外延材料构成的层没有从所述下沟槽的STI顶表面生长。17.根据权利要求16所述的方法，其中，所述晶体外延材料构成的层是缓冲材料构成的层，并且所述方法进一步包括: 在所述缓冲材料的顶表面上形成器件晶体外延材料构成的层，所述器件晶体外延材料是从所述缓冲材料的顶表面选择性外延生长的。18.根据权利要求16所述的方法，其中，所述外延材料具有接触所述第一STI内侧壁和所述第二 STI内侧壁的(I 11)晶向指数侧壁;并且其中，所述外延材料具有接触所述第三STI内侧壁和所述第四STI内侧壁的(110)晶向指数竖直侧壁。19.根据权利要求14所述的方法，其中，所述第一STI内侧壁和所述第二 STI内侧壁相对于所述衬底表面构成55度的内倾角。20.根据权利要求14所述的方法，其中，所述第一STI内侧壁和所述第二STI内侧壁垂直于所述衬底表面。21.—种用于计算的系统，包括: 耦合到存储器的微处理器，所述微处理器具有至少一个组合沟槽，所述至少一个组合沟槽具有: 位于衬底表面上的第一浅沟槽隔离(STI)区和第二浅沟槽隔离(STI)区，所述第一STI区和所述第二 STI区具有限定下沟槽的第一 STI内侧壁和第二 STI内侧壁，所述下沟槽具有为所述衬底表面的底表面，所述下沟槽具有下沟槽上开口 ； 位于所述第一STI区和所述第二STI区上的第三STI区和第四STI区，所述第三STI区和所述第四STI区具有限定上沟槽的第三STI内侧壁和第四STI内侧壁，所述上沟槽向所述下沟槽上开口和所述衬底表面开口 ；所述上沟槽具有上沟槽下表面，所述上沟槽下表面位于所述下沟槽上开口之上并完全包围所述下沟槽上开口 ； 位于所述下沟槽中并位于所述上沟槽中的缓冲晶体外延材料构成的缓冲层，所述缓冲晶体外延材料是从所述衬底表面选择性外延生长，但不从所述下沟槽的STI顶表面生长的；位于所述缓冲材料的顶表面上的由器件晶体外延材料构成的器件层，所述器件晶体外延材料是从所述缓冲材料的顶表面选择性外延生长的；以及 多个器件，所述多个器件形成在由所述器件材料构成的鳍状物中。22.根据权利要求21所述的系统，其中，所述上沟槽的高度为所述上沟槽的宽度的至少1.5倍并且为所述上沟槽的长度的至少1.5倍;其中，所述第三STI内侧壁和所述第四STI内侧壁垂直于所述衬底表面;其中，所述外延材料具有接触所述第三STI内侧壁和所述第四STI内侧壁的(110)晶向指数竖直侧壁;并且具有以下两项中的一项的特征:(a)所述外延材料具有接触所述第一STI内侧壁和所述第二STI内侧壁的(111)晶向指数侧壁;以及(b)所述第一 STI内侧壁和第二 STI内侧壁相对于所述衬底表面构成55度的内倾角。23.—种装置，包括用于执行如权利要求11 一 20中任一项所述的方法的单元。
【文档编号】H01L21/20GK105874564SQ201380078661
【公开日】2016年8月17日
【申请日】2013年9月4日
【发明人】N·慕克吉, N·戈埃尔, S·K·加德纳, P·保蒂, M·V·梅茨, S·达斯古普塔, S·H·宋, J·M·鲍尔斯, G·杜威, B·舒金, J·T·卡瓦列罗斯, R·S·周
【申请人】英特尔公司