图像传感器芯片的形成方法
【专利摘要】本发明提供一种图像传感器芯片的形成方法，包括：提供半导体衬底，定义像素区域和非像素区域；于像素区域的所述半导体衬底中形成第一深沟槽；通过所述第一深沟槽进行P型离子注入，于所述第一深沟槽下方的半导体衬底中形成第一P型掺杂区域，作为像素单元之间的隔离。本发明的图像传感器芯片的形成方法，通过深沟槽进行P型离子注入，于深沟槽下方的半导体衬底中形成P型掺杂区域，大大提高了P型掺杂区域的实际注入深度，适于隔离较深的感光区域。
【专利说明】
图像传感器芯片的形成方法
技术领域
[0001]本发明涉及图像处理领域，尤其涉及一种图像传感器芯片的形成方法。
【背景技术】
[0002]通常，在图像传感器芯片中，像素单元的感光区域(PD)之间由P型掺杂区域进行隔离，因此，感光区域的设置深度往往取决于P型掺杂区域的深度，而P型掺杂区域的深度受限于P型离子注入的能量大小。对于一些要求感光区域位置较深的应用，例如大尺寸监控设备，如何在注入能量一定的前提下，提高P型掺杂区域的深度，是目前需要解决的问题。
【发明内容】
[0003]本发明的目的在于提供一种图像传感器芯片的形成方法，提高P型掺杂区域的深度，适于隔离位置较深的感光区域。
[0004]基于以上考虑，本发明提供一种图像传感器芯片的形成方法，包括:提供半导体衬底，定义像素区域和非像素区域;于像素区域的所述半导体衬底中形成第一深沟槽;通过所述第一深沟槽进行P型离子注入，于所述第一深沟槽下方的半导体衬底中形成第一 P型掺杂区域，作为像素单元之间的隔离。
[0005]优选地，所述第一深沟槽的深度大于1.Ομπι。
[0006]优选地，由所述第一深沟槽底部起算，所述第一P型掺杂区域的深度大于0.5μπι。
[0007]优选地，形成第一深沟槽的步骤包括:于所述半导体衬底上形成硬掩膜;刻蚀所述硬掩膜形成沟槽，所述沟槽暴露出所述半导体衬底表面;刻蚀所述半导体衬底形成第一深沟槽。
[0008]优选地，形成第一P型掺杂区域的步骤之后还包括:于所述第一深沟槽中填充氧化物和导电材料，所述导电材料接负压。
[0009]优选地，形成第一P型掺杂区域的步骤之后还包括:对所述第一深沟槽周围的半导体衬底进行P型离子注入。
[0010]优选地，形成第一P型掺杂区域的步骤之后还包括:于所述第一深沟槽中填充氧化物，对所述第一深沟槽周围的半导体衬底进行P型离子注入。
[0011 ]优选地，提供半导体衬底的步骤包括:提供N型衬底，于像素区域的所述N型衬底上形成P型隔离区，于所述P型隔离区上以及非像素区域的所述N型衬底上形成N型外延层，所述第一 P型掺杂区域形成于所述N型外延层中且与所述P型隔离区电接触。
[0012]优选地，所述N型衬底接正压。
[0013]优选地，提供半导体衬底的步骤包括:提供P型衬底，于所述P型衬底上形成N型外延层，所述第一 P型掺杂区域形成于所述N型外延层中且与所述P型衬底电接触。
[0014]优选地，于非像素区域的所述N型外延层中形成第二深沟槽，通过所述第二深沟槽进行P型离子注入，于所述第二深沟槽周围及下方的N型外延层中形成第二 P型掺杂区域，所述第二 P型掺杂区域与所述P型衬底电接触并且接地。
[0015]本发明的图像传感器芯片的形成方法，通过深沟槽进行P型离子注入，于深沟槽下方的半导体衬底中形成P型掺杂区域，大大提高了 P型掺杂区域的实际注入深度，适于隔离较深的感光区域。
【附图说明】
[0016]通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
[0017]图1为本发明的图像传感器芯片的形成方法的流程图；
图2-图6为根据本发明实施例一的图像传感器芯片的形成方法的过程示意图；
图7-图12为根据本发明实施例二的图像传感器芯片的形成方法的过程示意图。
[0018]在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
【具体实施方式】
[0019]为解决上述现有技术中的问题，本发明提供一种图像传感器芯片的形成方法，通过深沟槽进行P型离子注入，于深沟槽下方的半导体衬底中形成P型掺杂区域，大大提高了P型掺杂区域的实际注入深度，适于隔离较深的感光区域。
[0020]在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
[0021]如图1所示，本发明的图像传感器芯片的形成方法包括:提供半导体衬底，定义像素区域和非像素区域;于像素区域的所述半导体衬底中形成第一深沟槽;通过所述第一深沟槽进行P型离子注入，于所述第一深沟槽下方的半导体衬底中形成第一 P型掺杂区域，作为像素单元之间的隔离。
[0022]以下结合具体实施例对本发明进一步阐述。
[0023]实施例一图2-图6为根据本发明实施例一的图像传感器芯片的形成方法的过程示意图。
[0024]如图2所示，提供半导体衬底100，定义像素区域和非像素区域，在此示出的像素区域和非像素区域由点划线隔开。具体地，提供半导体衬底100的步骤包括:提供N型衬底101，于像素区域的N型衬底101上形成P型隔离区102，于P型隔离区102上以及非像素区域的N型衬底101上形成N型外延层103。
[0025]如图3-图5所示，于像素区域的半导体衬底100中形成第一深沟槽106。实际情况下像素区域的范围较大，其中可能形成多个第一深沟槽106，图中仅示出像素区域的部分范围，在此范围内示出两个第一深沟槽106的形成过程作为示意。具体地，形成第一深沟槽106的步骤包括:于半导体衬底100上形成硬掩膜104;刻蚀硬掩膜104形成沟槽105，沟槽105暴露出半导体衬底100的表面;刻蚀半导体衬底100形成第一深沟槽106。
[0026]如图6所示，通过第一深沟槽106进行P型离子注入，于第一深沟槽106下方的半导体衬底100中形成第一 P型掺杂区域107，作为像素单元之间的隔离。具体地，第一 P型掺杂区域107形成于N型外延层103中且与P型隔离区102电接触。
[0027]优选地，第一深沟槽106的深度Dl大于1.Ομπι;由第一深沟槽106底部起算，第一P型掺杂区域107的深度D2大于0.5μπι。于是，由半导体衬底100表面起算，第一P型掺杂区域107的实际注入深度被大大提高(大于1.5μπι)，因而适于隔离较深的感光区域。
[0028]根据本发明的一个实施例，形成第一P型掺杂区域107的步骤之后，可以于第一深沟槽106中填充氧化物和导电材料，所述导电材料接负压。此外还可以根据需要，可选地对第一深沟槽106周围的半导体衬底进行P型离子注入。
[0029]根据本发明的另一实施例，形成第一P型掺杂区域107的步骤之后，可以于第一深沟槽106中填充氧化物，并且对第一深沟槽106周围的半导体衬底进行P型离子注入。
[0030]此外，由于非像素区域的N型衬底101与N型外延层103直接电接触，N型衬底101可以通过N型外延层103接正压。
[0031]实施例二图7-图12为根据本发明实施例二的图像传感器芯片的形成方法的过程示意图。
[0032]如图7所示，提供半导体衬底200，定义像素区域和非像素区域，在此示出的像素区域和非像素区域由点划线隔开。具体地，提供半导体衬底200的步骤包括:提供P型衬底201，于P型衬底201上形成N型外延层203。
[0033]如图8-图10所示，于像素区域的半导体衬底200中形成第一深沟槽206。实际情况下像素区域的范围较大，其中可能形成多个第一深沟槽206，图中仅示出像素区域的部分范围，在此范围内示出两个第一深沟槽206的形成过程作为示意。具体地，形成第一深沟槽206的步骤包括:于半导体衬底200上形成硬掩膜204 ；刻蚀硬掩膜204形成沟槽205，沟槽205暴露出半导体衬底200的表面;刻蚀半导体衬底200形成第一深沟槽206。
[0034]如图11所示，通过第一深沟槽206进行P型离子注入，于第一深沟槽206下方的半导体衬底200中形成第一 P型掺杂区域207，作为像素单元之间的隔离。具体地，第一 P型掺杂区域207形成于N型外延层203中且与P型衬底201电接触。
[0035]优选地，第一深沟槽206的深度D3大于1.Ομπι;由第一深沟槽206底部起算，第一P型掺杂区域207的深度D4大于0.5μπι。于是，由半导体衬底200表面起算，第一P型掺杂区域207的实际注入深度被大大提高(大于1.5μπι)，因而适于隔离较深的感光区域。
[0036]根据本发明的一个实施例，形成第一P型掺杂区域207的步骤之后，可以于第一深沟槽206中填充氧化物和导电材料，所述导电材料接负压。此外还可以根据需要，可选地对第一深沟槽206周围的半导体衬底进行P型离子注入。
[0037]根据本发明的另一实施例，形成第一P型掺杂区域207的步骤之后，可以于第一深沟槽206中填充氧化物，并且对第一深沟槽206周围的半导体衬底进行P型离子注入。
[0038]此外，如图12所示，于非像素区域的N型外延层203中形成第二深沟槽208，通过第二深沟槽208进行P型离子注入，于第二深沟槽208周围及下方的N型外延层203中形成第二 P型掺杂区域209，该第二 P型掺杂区域209与P型衬底201电接触并且接地。
[0039]本发明的图像传感器芯片的形成方法，通过深沟槽进行P型离子注入，于深沟槽下方的半导体衬底中形成P型掺杂区域，大大提高了 P型掺杂区域的实际注入深度，适于隔离较深的感光区域。
[0040]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
【主权项】
1.一种图像传感器芯片的形成方法，其特征在于，包括: 提供半导体衬底，定义像素区域和非像素区域； 于像素区域的所述半导体衬底中形成第一深沟槽； 通过所述第一深沟槽进行P型离子注入，于所述第一深沟槽下方的半导体衬底中形成第一 P型掺杂区域，作为像素单元之间的隔离。2.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，所述第一深沟槽的深度大于1.Ομπι。3.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，由所述第一深沟槽底部起算，所述第一 P型掺杂区域的深度大于0.5μπι。4.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，形成第一深沟槽的步骤包括:于所述半导体衬底上形成硬掩膜;刻蚀所述硬掩膜形成沟槽，所述沟槽暴露出所述半导体衬底表面;刻蚀所述半导体衬底形成第一深沟槽。5.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，形成第一P型掺杂区域的步骤之后还包括:于所述第一深沟槽中填充氧化物和导电材料，所述导电材料接负压。6.根据权利要求5所述的图像传感器芯片的形成方法，其特征在于，形成第一P型掺杂区域的步骤之后还包括:对所述第一深沟槽周围的半导体衬底进行P型离子注入。7.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，形成第一P型掺杂区域的步骤之后还包括:于所述第一深沟槽中填充氧化物，对所述第一深沟槽周围的半导体衬底进行P型离子注入。8.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，提供半导体衬底的步骤包括:提供N型衬底，于像素区域的所述N型衬底上形成P型隔离区，于所述P型隔离区上以及非像素区域的所述N型衬底上形成N型外延层，所述第一 P型掺杂区域形成于所述N型外延层中且与所述P型隔离区电接触。9.根据权利要求8所述的图像传感器芯片的形成方法，其特征在于，所述N型衬底接正压。10.根据权利要求1所述的图像传感器芯片的形成方法，其特征在于，提供半导体衬底的步骤包括:提供P型衬底，于所述P型衬底上形成N型外延层，所述第一 P型掺杂区域形成于所述N型外延层中且与所述P型衬底电接触。11.根据权利要求10所述的图像传感器芯片的形成方法，其特征在于，于非像素区域的所述N型外延层中形成第二深沟槽，通过所述第二深沟槽进行P型离子注入，于所述第二深沟槽周围及下方的N型外延层中形成第二 P型掺杂区域，所述第二 P型掺杂区域与所述P型衬底电接触并且接地。
【文档编号】H01L27/146GK105895514SQ201610249478
【公开日】2016年8月24日
【申请日】2016年4月21日
【发明人】李 杰, 王永刚
【申请人】格科微电子（上海）有限公司