位于半导体沟槽中的绝缘块的制作方法
【专利摘要】提供一种制造半导体装置的方法。该方法包括：提供具有前侧的半导体本体；在前侧上形成掩模；在掩模上形成至少一个开口，开口暴露前侧的一部分；在至少一个开口下方形成延伸到半导体本体中的至少一个沟槽，沟槽呈现至少一个侧壁以及沟槽底部；在掩模布置在前侧上时形成覆盖沟槽底部和至少一个侧壁的绝缘层，其中，形成绝缘层包括在沟槽底部上以及在至少一个侧壁上生成热氧化物；在绝缘层上沉积间隔层，间隔层包括第一电极材料；从绝缘层的覆盖沟槽底部的至少一部分去除间隔层；对沟槽至少一部分填充绝缘材料；仅仅去除绝缘材料的由间隔层侧向界定的一部分以在沟槽中留有绝缘块；对沟槽的至少一部分填充第二电极材料以在沟槽内形成电极。
【专利说明】
位于半导体沟槽中的绝缘块
技术领域
[0001]本发明涉及制造半导体装置的方法的多个实施例并且涉及半导体装置的多个实施例、例如JFET、M0SFET、IGBT等的多个实施例。特别地，本发明涉及包括位于沟槽中的栅电极的半导体装置的多个实施例以及制造这样的产品的方法的多个实施例，其中，所述栅电极通过绝缘层与半导体本体绝缘。
【背景技术】
[0002]汽车、消费和工业应用中的现代装置的许多功能、如转化电能和驱动电机或电力机均依赖于半导体装置。例如，Junct1n Gate Field-Effect Transistor(JFET)、MetalOxide Conductor Field-Effect Transistor(MOSFET)、和Insulated Gate BipolarTransistor(IGBT)被用于各种应用，这些应用包括但不局限于电源和电源转换器中的开关。
[0003]许多这样的半导体装置呈现竖直结构，例如，它们可以构造成能够在位于半导体本体的前侧上的源端或发射端与位于半导体本体的背侧上的漏端或集电端之间切换电流和/或电压。切换的控制可以通过设置成能够从半导体装置的外部接收控制信号的栅电极实现。
[0004]例如，这样的竖直半导体装置的栅电极至少部分地位于延伸到半导体本体中的沟槽内。栅电极可以通过绝缘层如氧化物层与导体本体绝缘。
【发明内容】
[0005]根据一实施例，一种制造半导体装置的方法被提供。该方法包括:提供具有前侧的半导体本体;在前侧上形成掩模;在掩模上形成至少一个开口，开口暴露前侧的一部分;在至少一个开口下方形成延伸到半导体本体中的至少一个沟槽，沟槽呈现至少一个侧壁以及沟槽底部;在掩模布置在前侧上时形成覆盖沟槽底部和至少一个侧壁的绝缘层，其中，形成绝缘层包括在沟槽底部上以及在至少一个侧壁上生成热氧化物;在绝缘层上沉积间隔层，间隔层包括第一电极材料;从绝缘层的覆盖沟槽底部的至少一部分去除间隔层;对沟槽至少一部分填充绝缘材料;仅仅去除绝缘材料的由间隔层侧向界定的一部分以在沟槽中留有绝缘块;对沟槽的至少一部分填充第二电极材料以在沟槽内形成电极。
[0006]根据另一实施例，另一种制造半导体装置的方法被提供。该方法包括:提供具有前侧的半导体本体;在所述前侧上形成掩模;在所述掩模上形成至少一个开口，所述开口暴露所述前侧;在所述至少一个开口下方形成延伸到所述半导体本体中的至少一个沟槽，所述沟槽呈现至少一个侧壁以及沟槽底部;使所述掩模从所述沟槽的边缘侧向凹进一距离;沉积绝缘层，所述绝缘层覆盖所述掩模所述半导体本体的所述前侧的已经发生所述掩模的侧向凹进的部分、所述沟槽底部以及所述至少一个侧壁;在所述绝缘层上沉积间隔层，所述间隔层包括第一电极材料;从所述绝缘层的覆盖所述沟槽底部的至少一部分去除所述间隔层;对所述沟槽的至少一部分填充绝缘材料;仅仅去除所述绝缘材料的由所述间隔层侧向界定的一部分以在所述沟槽中留有绝缘块;对所述沟槽的至少一部分填充第二电极材料以在所述沟槽内形成电极。
[0007]根据又一实施例，一种半导体装置被提供。所述半导体装置包括:半导体本体，所述半导体本体具有前侧和背侧;包含在所述半导体本体中的沟槽，所述沟槽沿着延伸方向延伸到所述半导体本体中，所述延伸方向从所述前侧指向所述背侧，其中，所述沟槽包括电极结构和绝缘结构，所述绝缘结构将所述电极结构与所述半导体本体绝缘并且所述电极结构布置成用于从所述半导体装置的外部接收电信号；其中，所述电极结构包括第一电极和与所述第一电极接触的第二电极，所述第一电极包括第一电极材料并且所述第二电极包括与所述第一电极材料不同的第二电极材料，并且，所述第一电极沿着所述延伸方向比所述第二电极延伸得更远。
[0008]本领域技术人员将在阅读下述详细说明后、以及查看附图后意识到附加的特征和优点。
【附图说明】
[0009]附图中的部件不一定按比例绘制，而是强调对本发明思想的展示。此外，在附图中，相同的附图标记指代对应的部件。在附图中:
[0010]图1示意性示出根据一个或一个以上实施例的制造半导体装置的方法的步骤；
[0011]图2示意性示出根据一个或一个以上实施例的制造半导体装置的方法的步骤；
[0012]图3示意性示出根据一个或一个以上实施例的半导体装置的竖剖面的一区段；
[0013]图4示意性示出根据一个或一个以上实施例的半导体装置的竖剖面的一区段；
[0014]图5A示意性示出利用根据一个或一个以上实施例的方法所制造的半导体装置的竖剖面的一区段；
[0015]图5B示意性示出利用根据一个或一个以上实施例的方法所制造的半导体装置的竖剖面的一区段。
【具体实施方式】
[0016]在下文中，将参考形成本申请文件的一部分的附图，并且在所述附图中展示出可以实践本发明的具体实施例。
[0017]对此，方向术语如“顶”、“底”、“下方”、“下”、“前”、“后”、“背”、“先”、“尾”等可以参考被说明的附图的定向地使用。由于实施例的部件可以在多个不同的定向上定位，因此所述方向术语用于展示目的并没有形成限定。将被理解的是，可以采用其它实施例并且可以做出结构性或逻辑性的改变而没有脱离本发明的范围。由此，下述详细说明不具有限定意义，并且本发明的范围由所附权利要求限定。
[0018]现在详细参考各实施例，各实施例中的一个或一个以上示例在附图中展示。每个示例通过说明予以提供，并且没有意在限定本发明。例如，作为一个实施例的部分所展示或说明的特征可以用在其它实施例上或者可以与其它实施例组合以得到另外的实施例。本发明还旨在包括这样的改型或变化。各示例利用没有构成对所附权利要求的范围限定的特定语言来描述。附图没有按比例绘制并且仅仅用于展示目的。为了清楚，如果没有其它说明，则相同的元件或制造步骤在不同的附图中配属有相同的附图标记。
[0019]本发明所使用的术语“水平”旨在描述与半导体衬底的水平表面或半导体接触区域的水平表面或半导体本体的前侧的水平表面大致平行的定向。
[0020]本发明所使用的“竖直”旨在描述大致垂直于水平表面布置的定向、即平行于半导体衬底或半导体接触区域或半导体本体的前侧的表面的法线方向的定向。
[0021]在本
【发明内容】
中，术语“接触”旨在描述在相应的半导体装置的两个元件之间存在直接物理连接;例如，彼此接触的两个元件之间的过渡不应当包括另外的中间元件等。
[0022]本发明所描述的具体实施例涉及但没有局限于功率半导体装置的实施例、如呈现JFET结构、MOSFET结构或IGBT结构的半导体装置。
[0023]本发明中所使用的术语“功率半导体装置”旨在描述位于单个芯片上的具有较高的电压阻断和切换和/或较高的电流承载和切换能力的半导体装置。换言之，功率半导体装置旨在用于较高电流(例如在安培范围内的电流比如高至几安培的电流)和/或较高电压(例如200V以上、600V以上或更高)。
[0024]然而，应当被理解的是，本发明没有局限于功率半导体装置。对功率半导体装附加或替代地，本文所描述的原理、装置和方法还可以应用至较低电压的半导体装置、例如应用至适于电压不高于10V、不高于25V、不高于100V、不高于200V的半导体装置。
[0025]图1示意性示出根据一个或一个以上实施例的制造半导体装置I的方法2的步骤。该方法2可包括多个步骤，这些步骤中的至少一些借助示意性且示例性展示处于制造的相应特定状态下的半导体装置I的竖剖面的一区段地在图1中示出:
[0026]在第一步20中，提供具有前侧101的半导体本体10。在一实施例中，半导体本体10包括半导体本体材料、如硅(Si)或碳化硅(SiC)。例如，半导体本体10可以是硅(Si)晶圆的一部分或碳化娃(SiC)晶圆的一部分。
[0027]在下一步骤21中，在所述前侧101上形成掩模12。例如，形成所述掩模12可包括在半导体本体10的前侧101上沉积二氧化硅(S12)和氮化硅(Si3N4)中的至少一种。在一实施例中，掩模12是硬掩模。
[0028]在随后的步骤22中，可以通过在掩模12上例如利用光刻方法形成开口121而使掩模12结构化。所述开口 121可暴露半导体本体1的所述前侧1I的一部分。
[0029]在步骤23中，在开口 121下方形成延伸到半导体本体10中的沟槽13。例如，可以通过各向异性蚀刻处理而实现沟槽13的形成，其中，半导体本体10的前侧101除了位于掩模12的开口 121下方的部分外均被掩模12保护。由此形成的沟槽13具有至少一个侧壁137和沟槽底部136。
[0030]根据图1示出的实施例，沟槽13呈现有两个基本上竖直对齐的侧壁137，并且沟槽底部136基本上水平对齐于所述侧壁137、例如基本上垂直于所述侧壁137地布置。
[0031]例如，沟槽13的宽度小于300nm、例如小于200nm;即两侧壁137之间的距离可以小于300nm、或小于200nm。
[0032]在下一步骤24中，在掩模12布置在前侧101上时形成覆盖沟槽底部136和侧壁137的绝缘层138，其中，该绝缘层138的形成可包括在沟槽底部136上和侧壁137上生成热氧化物。例如，由此可以基本上避免的是在前侧101上也形成绝缘层138。
[0033]方法2在随后的步骤25中可进一步包括在绝缘层138上沉积间隔层14，其中，间隔层14包括第一电极材料。例如，多晶娃、金属和金属娃化物中的至少一种可以用作第一电极材料。
[0034]例如，所述间隔层14还可以覆盖所述掩模12的多个部分。
[0035]随后，在步骤26中，从绝缘层138的覆盖沟槽底部136的至少一部分去除间隔层14。例如，从绝缘层138的覆盖沟槽底部136的所述部分去除间隔层14可包括各向异性蚀刻处理、如等离子支持蚀刻处理(plasma supported etch process)。例如，可以使用活性离子束蚀刻处理。
[0036]例如，从绝缘层138的覆盖沟槽底部136的至少一部分去除间隔层14(参见步骤26)以同时保留间隔层14的沿着绝缘层138的覆盖侧壁137的部分延伸的部分地实施。
[0037]进一步地，方法2可包括步骤27，在步骤27中，以绝缘材料填充沟槽13的至少一部分。例如，以绝缘材料填充沟槽13的所述部分可包括沉积二氧化硅(S12)。在一实施例中，可以施加正硅酸乙酯(TEOS)的沉积从而实施所述填充。绝缘材料的更多的示例是高密度等离子体(HDP)氧化物、氮化硅、或氮氧化硅。
[0038]在进一步的步骤28中，仅仅去除绝缘材料的被间隔层14所侧向界定的一部分以在沟槽13中留有绝缘块4 ο例如，在位于沟槽13内的绝缘材料的这样的去除过程中，绝缘层138可以被间隔层14保护，如图1所示。由此，去除绝缘材料4例如可包括各向异性蚀刻处理如活性离子束蚀刻、或没有破坏绝缘层138的湿法蚀刻处理。
[0039]在随后的步骤29中，以第二电极材料填充沟槽13的至少一部分从而在沟槽13内形成电极130-2。例如，所述电极130-2布置在所述绝缘块4上。所述间隔层14沿着沟槽13比电极130-2延伸得更远。此外，所述电极130-2可以在邻近覆盖所述侧壁137的绝缘层138处与间隔层14接触。
[0040]第一电极材料和第二电极材料可以具有不同的导电性。例如，电极130-2的第二电极材料的导电性可以比间隔层14的第一电极材料的导电性高。
[0041 ] 在一实施例中，间隔层14的平均导电性低于电极130-2的平均导电性。
[0042]根据另一实施例，第一电极材料可以与第二电极材料相同。由此，间隔层14的平均导电性可以与电极130-2的平均导电性相同。
[0043]此外，所述电极130-2和所述间隔层14可以形成电极结构，其中，所述电极结构可以构造成能够从半导体装置I的外部接收电信号、如控制信号。电极结构的另外可选的特征将参考图3至图5B予以更详细地说明。
[0044]例如，电极130-2可用作用于沿着沟槽13的中心部分传输从半导体装置I外部所接收的所述电信号、例如呈电压形式和/或充电电流形式的电信号的良好导体。在一实施例中，电极130-2是金属电极。包括第一电极材料的间隔层14可以构造成能够接收所述电信号并能够沿着沟槽13的侧壁137在半导体本体10中诱导出通道。例如，第一电极材料是一种在绝缘层138处功函数上适合于该目的的材料，所述第一电极材料可以是栅氧化物。例如，多晶硅可以用作间隔层14的第一电极材料。
[0045]在对沟槽13的至少一部分填充第二电极材料后，方法2还可包括步骤30，在该步骤30中，所述第二电极材料的部分、所述掩模12的部分、所述间隔层14的部分、所述绝缘层138的部分和所述半导体本体10的部分被去除、例如沿着沟槽13的竖直延伸方向向下至一定深度地被去除。该步骤可包括蚀刻处理、抛光处理、化学-机械平坦化(CMP)处理中的至少一种。
[0046]图2示意性示出根据一个或一个以上实施例的制造半导体装置I的另一方法3的步骤。
[0047]方法3可包括多个步骤，这些步骤中的至少一些借助示意性且示例性展示处于制造的相应特性状态下的半导体装置I的竖剖面的一区段地在图2中示出。
[0048]方法3还可包括如图1中示意性且示例性示出的并且如上文所描述的步骤20至23。然而，步骤20至23没有在图2中示出。
[0049]在所述步骤23中形成所述沟槽13之后，方法3可包括步骤23-1，该步骤23-1使掩模12从沟槽13的边缘139侧向凹进距离d ο例如，所述边缘139由沟槽13的侧壁137的上端形成，所述上端形成沟槽开口。
[0050]在一实施例中，使掩模12从沟槽13的边缘139凹进的所述步骤23-1可包括实施湿法化学蚀刻处理。
[0051 ]所述距离d可以是水平方向上的、例如与所述前侧101的表面大致平行的方向上的和/或与所述侧壁137的表面的法线大致平行的方向上的距离。
[0052]此外，上述侧向凹进可暴露半导体本体10的前侧101的之前已经在其上形成有掩模12的一部分。
[0053]下一步骤24-1可包括沉积绝缘层138，该绝缘层138覆盖掩模12、半导体本体10的前侧1I的部分(即发生掩模12的侧向凹进的那部分)、沟槽底部136和侧壁137。例如，沉积的绝缘层138的厚度t可以小于或等于所述距离d，其中，所述厚度t和所述距离d可沿着相同的方向、例如沿着与所述侧壁137的表面的法线大致平行的方向确定。
[0054]在一实施例中，绝缘层138的沉积24-1可以实施成能够形成绝缘层138的水平表面138-1，其中，所述水平表面138-1可以大致平行于所述侧壁137的表面的法线，其中，所述水平表面138-1可以进一步从上、例如在与所述侧壁137的表面大致平行的竖直方向上覆盖绝缘层138的沿着沟槽13的侧壁137延伸的那些部分。
[0055]例如，所述水平表面138-1可以从上完全覆盖绝缘层138的覆盖沟槽13的侧壁137的那些部分。例如，在步骤24-1中在沉积所述绝缘层138后，可以在发生掩模12的侧向凹进23-1的区域中形成阶梯状结构，该阶梯状结构包括绝缘层138的所述水平表面138-1和竖直表面138-2，其中，该阶梯状结构可基本上跟随掩模12的以及半导体本体10的前侧101的发生掩模12的侧向凹进23-1的那部分的轮廓。
[0056]根据一实施例，绝缘层138的沉积24-1包括沉积氧化物如二氧化硅。此外，掩模12可包括与绝缘层138相同的材料。
[0057]与图1示出的方法2的实施例类似，间隔层14是在步骤25中沉积在绝缘层138上的，其中，间隔层14包括第一电极材料。此外，如上所述，沉积的间隔层14的厚度w可以等于或大于沉积的绝缘层138的厚度t，其中，沉积的间隔层14的所述厚度w和沉积的绝缘层138的所述厚度t可以沿着相同的方向、例如在与所述侧壁137的表面的法线大致平行的方向上确定。
[0058]例如，方法3可包括另外的步骤26至29，所述步骤26至29可以采用与已经参考图1所描述的所述步骤26至29类似或相同的方式执行。
[0059]由此，在步骤26中，从绝缘层138的覆盖沟槽底部136的至少一部分去除间隔层14。
[0060]例如，从绝缘层138的覆盖沟槽底部136的至少一部分去除26间隔层14可以以保留间隔层14的沿着绝缘层138的覆盖侧壁137的部分的部分地实施。
[0061]此外，间隔层14的去除26可以以保留间隔层14的从上覆盖绝缘层的所述水平表面138-1的那些部分地实施。
[0062]例如，从绝缘层138的覆盖沟槽底部136的所述部分去除间隔层14可包括各向异性蚀刻处理、如等离子支持蚀刻处理。例如，可以采用活性离子束蚀刻处理。
[0063]在步骤27中，采用与参考图1所描述的方法2的步骤27类似或相同的方式来对沟槽13的至少一部分填充绝缘材料。
[0064]进一步地，在步骤28中，仅仅去除绝缘材料的被间隔层14侧向界定的一部分以在沟槽13中留有绝缘块4。去除绝缘材料可以例如包括各向异性蚀刻处理如活性离子束蚀刻、或不会破坏绝缘层138的湿法蚀刻处理。
[0065]例如，在沟槽13中的绝缘材料的这样的去除过程中，绝缘层138可以被间隔层14保护，如图1所示。
[0066]例如，绝缘层138的覆盖沟槽13的侧壁137的那些部分可以被间隔层14的覆盖所述水平表面138-1的那些部分保护。
[0067]在另一实施例中，所述绝缘层138的没有被从上覆盖的部分、例如没有被间隔层14的部分和掩模12中的任一个覆盖的部分可以在步骤28中去除。例如，如图2所示，绝缘层138的覆盖半导体本体10的前侧101的已经在步骤23-1中发生掩模12的侧向凹进的部分的部分可以被去除以暴露半导体本体1的前侧1I的该部分。
[0068]去除绝缘材料的步骤28可包括各向异性蚀刻处理。如图2中所示的方法2，在去除位于沟槽13中的绝缘材料的一部分的过程中，绝缘层138可以被间隔层14保护。
[0069]此外，如上述方法2，在步骤29中，对沟槽13的至少一部分填充第二电极材料从而在沟槽13内形成电极130-2。
[0070]选择性地，方法3还可进一步包括步骤30(未示出)，该步骤30包括沿着沟槽13的竖直延伸方向向下至一定深度地去除所述第二电极材料的部分、所述掩模12的部分、所述间隔层14的部分、所述绝缘层138的部分和所述半导体本体10的部分。这一步骤可包括蚀刻处理、抛光处理和化学-机械平坦化(CMP)处理中的至少一种。例如，在执行步骤29的过程中，可以在前侧1I的已经在步骤23-1过程中发生掩模12的侧向凹进的区域中形成电极130-2与半导体本体10的前侧101之间的接触部。通过执行步骤30，可以去除所述接触部。换言之，如图1示意性所示，所述一定深度可以选择成使得半导体装置I的多个部分可以被去除以减小沟槽底部136与前侧101之间的距离。例如，在执行步骤30后，所述前侧101不再被材料覆至
ΠΠ ο
[0071]图3示意性示出根据一个或一个以上实施例的半导体装置I的竖剖面的一区段。例如，半导体装置I通过执行参考图1和图2所描述的方法2和3中的至少一种方法而被制造。
[0072]半导体装置I包括半导体本体10，其中，半导体本体10具有前侧101和背侧102。例如，半导体本体10可包括硅(Si)或碳化硅(SiC)中的一种。
[0073]此外，半导体装置I包括包含在半导体本体10中的沟槽13，所述沟槽13沿着从前侧1I指向背侧102的延伸方向Y延伸到半导体本体1中。
[0074]例如，沟槽13在大致垂直于所述延伸方向Y的方向上的宽度小于300nm、如小于200nm，也即沟槽13的两个侧壁137之间的距离小于300nm、或小于200nm。
[0075]在一实施例中，沟槽13已经通过执行如上所说明的步骤23和步骤24中的至少一个步骤而形成。
[0076]沟槽13包括电极结构130和将电极结构130与半导体本体10绝缘的绝缘结构131。电极结构130可以布置成用于从半导体装置I的外部接收电信号。
[0077 ] 绝缘结构131可包括氧化物、如二氧化硅。在一实施例中，绝缘结构131已经通过上文说明的步骤24或24-1中的至少一个而形成。由此，绝缘结构131可包括所述绝缘层138。
[0078]电极结构130可形成JFET、M0SFET或IGBT的栅电极。例如，电极结构130可以电连接至半导体装置I的栅端(未示出)。在另一实施例中，电极结构130可形成JFET或MOSFET的补偿场板电极结构(compensat1n field plate electrode structure)，其中，电极结构 130可电连接至半导体装置I的源端(未示出)。
[0079]电极结构130包括第一电极130-1以及与第一电极130-1接触的第二电极130-2，第一电极130-1包括第一电极材料并且第二电极130-2包括与第一电极材料不同的第二电极材料。
[0080]在一实施例中，第一电极130-1已经通过至少执行上文所说明的步骤25而形成。由此，第一电极130-1可包括所述间隔层14。此外，第二电极130-2已经通过至少执行上文所说明的步骤29而形成。
[0081]例如，第一电极130-1沿着所述延伸方向Y比第二电极130-2延伸得更远，例如远至少40nm、或至少50nm、至少80nm、或至少10nm的距离。根据一实施例，上述距离值可以根据半导体装置I所应当应用的电压范围而选择。例如，如果半导体装置I应当用在较高的电压范围内，则可以选择较长的距离、例如至少90nm的距离，而如果半导体装置I应当被用在较低的电压范围内，则可以选择较短的距离、例如至少40nm的距离。
[0082]第一电极材料呈现第一导电性并且第二电极材料呈现第二导电性，其中，第二导电性可以高于第一导电性。例如，第二电极130-2的平均导电性高于第一电极130-1的平均导电性，例如第二电极130-2的平均导电性是第一电极130-1的平均导电性的至少1.5倍、至少2倍、或至少10倍、或甚至更高、例如是第一电极130-1的平均导电性的至少100倍、或者甚至是至少1000倍。
[0083]根据一实施例，第一电极材料可包括多晶硅，而第二电极材料可包括多晶硅或金属中的一种。例如，第二电极130-2可以用作用于沿着沟槽13的中心部分传输从半导体装置I的外部所接收的呈电压和/或充电电流形式的电信号、例如控制信号比如门信号的良好导体。在一实施例中，第二电极130-2是金属电极。
[0084]第一电极130-1可以布置并构造成能够接收所述电信号并能够在半导体本体10中沿着沟槽13的侧壁137诱导出通道。例如，第一电极材料是一种适合于该目的、例如在绝缘结构131处的功函数上适合于该目的的材料，所述第一电极材料可以是栅氧化物。例如，多晶硅可以被用作第一电极的第一电极材料。
[0085]例如，绝缘结构131的一部分布置在沟槽13的底部区域13-1上。绝缘结构131的该部分可以具有第一绝缘区131-1和第二绝缘区131-2，其中，第一绝缘区131-1布置在第一电极130-1下方并沿着所述延伸方向Y呈现第一厚度tl，并且，所述第二绝缘区131-2布置在第二电极130-2下方并沿着所述延伸方向呈现第二厚度t2，第二厚度t2大于第一厚度tl。例如，t2与tl之间的差至少为40nm、或至少为50nm、或至少为80nm、或至少为lOOnm。
[0086]例如，一方面第一电极130-1与第二电极130-2下方的区域并且另一方面绝缘结构131与半导体本体之间的沿着所述延伸方向Y的过渡部位被完全填充以绝缘材料。
[0087]在一实施例中，第二绝缘区131-2已经通过至少执行步骤28而形成。由此，第二绝缘区131 -2可包括所述绝缘块4。
[0088]此外，在沟槽13的所述底部区域13-1中，绝缘结构131可沿着所述延伸方向Y呈现所述第二厚度t2，所述第二厚度t2至少与所述第一电极130-1沿着所述延伸方向Y的最大延伸度Π与所述第二电极130-2沿着所述延伸方向Y的最大延伸度Y2之间的差一样大。
[0089]绝缘结构131的另一部分131-3可以布置在沟槽13的所述底部区域13-1上方并且在垂直于所述延伸方向Y的侧向方向X上呈现厚度t。例如，所述第一厚度tl等于或大于侧向方向X上的所述厚度t。例如，所述侧向方向X大致平行于沟槽13的所述侧壁137的表面的法线。
[0090]第二电极130-2的底部可以沿着所述延伸方向Y借助所述第二绝缘区131-2与半导体本体10隔开，所述第二绝缘区131-2可以形成绝缘结构131的相对较厚的部分。这例如在所述背侧102耦接至漏极(未示出)并且所述电极结构130电连接至半导体装置I的栅端(未示出)的情况下可以允许相对较小的栅极-漏极电容。同时，第一电极130-1可以沿着所述延伸方向Y比第二电极130-2延伸得更远。在例如通过从半导体装置的外部向电极结构130供应所述电信号而对电极结构130加载电荷时，一通道、例如用于传导负载电流的通道、比如反转通道(invers1n channel)或积累通道(accumulat1n channel)可以沿着沟槽13的侧壁137、于第一电极130-1附近、在半导体本体10中形成。根据一实施例，在给定长度的这样的通道下，不需要增加沟槽13的总深度，从而可以在第二电极130-2下方提供相对较厚的第二绝缘区131-2。由此，利用如图3示意性示出的结构，可以提供具有下述特征的半导体装置1:呈现较低的栅极-漏极电荷，但是没有遭受由于热载流子所导致的可靠性问题、或者没有遭受利用较低掺杂的半导体本体10来解决该可靠性问题所带来的高导通电阻。
[0091]图4示意性示出根据一个或一个以上实施例的另外的半导体装置I的竖剖面的一区段。例如，半导体装置I通过执行参考图1和图2所描述的方法中的至少一种方法而被制造。
[0092]图4的半导体装置I的结构基本上与图3示出的半导体装置I的结构类似。在如图4所示的剖视图中，半导体装置I可呈现位于沟槽13中的两个第一电极130-1，每个第一电极130-1可以与第二电极130-2接触，第二电极130-2可以形成电极结构130的中间部分。第一电极130-1可以彼此电接触。例如，这两个第一电极130-1均可以是电极的沿着沟槽13的侧壁137延伸的部分。换言之，沟槽13的侧壁137可以被绝缘结构131的侧向部分覆盖(参见图3中示出的绝缘结构131的部分131-3)，该侧向部分进而可以被第一电极130-1所包含的第一电极材料层覆盖。这两个第一电极130-2可以沿着所述延伸方向Y呈现相同的总延伸度，从而在所述沟槽13中形成例如基本上对称布置的电极结构130。
[0093]在一实施例中，沟槽13已经通过执行步骤23和步骤24中的至少一个步骤而形成，如上所述那样。
[0094]根据图4中示出的实施例，沟槽13可呈现两个基本上竖直对齐的侧壁137并且所述沟槽底部136大致上水平对齐于所述侧壁137、例如大致垂直于所述侧壁137地布置。
[0095]在一实施例中，第一电极130-1已经通过至少执行如上所述的步骤25而形成。由此，第一电极130-1可包括所述间隔层14。此外，第二电极130-2可以已经通过至少执行如上所述的步骤29而形成。例如，图4的半导体装置I的绝缘结构131已经通过执行如上所述的步骤24和24-1中的至少一个步骤而形成。由此，绝缘结构131可包括所述绝缘层138。此外，第二绝缘区131-2已经通过至少执行步骤28而形成。由此，第二绝缘区131-2可包括所述绝缘块4。
[0096]例如，电极结构130可以形成JFET、M0SFET或IGBT的栅电极。例如，电极结构130可以电连接至半导体装置I的栅端(未示出)。在另一实施例中，电极结构130可形成JFET或MOSFET的补偿场板电极结构，其中，电极结构130可以电连接至半导体装置I的源端(未示出)。
[0097]图5A示意性示出根据一个或一个以上实施例的又一半导体装置I的竖剖面的一区段。
[0098]图5A中示意性示出的半导体装置I可以例如通过执行如上所述的方法2或3中的至少一种方法而被制造。
[0099]例如，半导体装置I包括可以布置在所述沟槽13下方并且与该沟槽13接触的场电极布置结构，所述沟槽13包纳所述电极结构130和所述绝缘结构131。所述场电极布置结构可包括被另外的绝缘结构150包围的场电极5，该另外的绝缘结构150将场电极5与半导体本体10绝缘。该另外的绝缘结构150可以与所述绝缘结构131接触。
[0100]根据一实施例，通过执行参考图1和图2所示例性说明的方法2和3中的至少一种方法而形成的所述沟槽13可以形成主沟槽15的上部，该主沟槽15在延伸方向Y上比沟槽13延伸得更远并且包纳所述场电极布置结构，所述场电极布置结构包括所述场电极5和所述另外的绝缘结构150。
[0101]场电极5和另外的绝缘结构150可以布置在主沟槽15的下部中、例如布置在沟槽13的底部136(如图5A中的虚线所示)的下方。
[0102]对应地，所述方法2和3中的至少一种方法可包括附加步骤，该附加步骤用于制造主沟槽15的可包纳场电极5和另外的绝缘结构150的所述下部。随后，电极结构130以及包括位于沟槽底部136处的绝缘块4例如所述第二绝缘区131-2的绝缘结构131可利用参考图1或图2所说明的步骤而形成。
[0103]场电极5可例如包括金属和/或多晶硅并可电连接至半导体装置I的源端(未示出)。使场电极5绝缘的所述另外的绝缘结构15 O可包括与所述绝缘结构131相同的材料。由此，场电极5可用作补偿场板结构、例如功率MOSFET的补偿场板结构。电极结构130可电连接至半导体装置I的栅端(未示出)。由于将第二电极130-2与场电极150隔离的绝缘块4例如所述第二绝缘区131-2的存在，可以减小半导体装置I的栅极-源极电容以及所关联的栅极-源极电荷。
[0104]图5B示意性示出根据一个或一个以上实施例的另一半导体装置I的竖剖面的一区段。
[0105]在图5B中示意性示出的半导体装置I可以例如通过执行上文所说明的方法2或3中的至少一种方法而被制造。
[0106]半导体装置I可包括包纳在沟槽13的上部中的栅电极6。栅电极6可以通过另外的绝缘结构160与半导体本体10绝缘。栅电极6可包括例如金属或多晶硅并可电连接至半导体装置I的栅端(未示出)O使栅电极6绝缘的另外的绝缘结构160可包括与所述绝缘结构131相同的材料。
[0107]与图5A的半导体装置I不同的是，此处的电极结构130可以用作场电极。为此，电极结构130可电连接至半导体装置I的源端(未示出)。由于绝缘块4如所述第二绝缘区131-2的存在，可以减小半导体装置I的源极-漏极电容以及所关联的源极-漏极电荷。
[0108]上文说明的实施例包括下述特点:在用于电力电子装置中的许多功率半导体开关中，栅电极的底部连同绝缘层的底部和形成包围的半导体本体的底部可显著地增加半导体装置的栅极-漏极电容。在每个切换周期中，栅极-漏极电容不得不被充、放对应的栅极-漏极电荷。在操作中，栅极-漏极电容充、放栅极-漏极电荷会增加切换用时以及半导体装置和关联的栅极驱动器的功率损失。由此，期待提供具有较低的栅极-漏极电容并且由此在操作中具有较低的栅极-漏极电荷的半导体装置。例如，对这样的半导体装置的栅极-漏极电容的减小可以通过下述方式得到解决:在栅极所在的沟槽内、于栅电极的底部与位于沟槽底部下方的半导体本体之间提供较厚的氧化物层。
[0109]然而，加深沟槽以在底部提供较厚的氧化物层会例如由于热载流子注入氧化物层的风险的增加而减损装置的长期稳定性。这可能导致功率半导体装置的重复雪崩能力(repetitive avalanche capability)的降低。这种不想要的副作用可以通过使半导体本体的漂移区具有低掺杂水平而得以补偿。然而，这种低掺杂水平会导致导通电阻的增加。由此，利用在沟槽底部处提供较厚的氧化物的当前的技术方案在栅极-漏极电荷与导通电阻之间予以平衡。
[0110]根据一个或一个以上实施例，一种用于制造半导体装置的方法被建议，其中，利用自对齐处理在沟槽的底部处提供绝缘块，该自对齐处理所基于的是沿着沟槽的侧壁延伸的间隔层。根据所建议的方法的一个或一个以上实施例，绝缘层可以在从沟槽内去除绝缘材料的处理过程中被间隔层的多个部分保护。
[0111]根据一个或一个以上实施例，具有较低的栅极-漏极电荷的半导体装置可以采用具有成本效益的方式制造。此外，通过改变绝缘块的厚度和/或间隔层的厚度，可以容易地调节栅极-漏极电荷。
[0112]所建议的方法没有局限于制造具有减小的栅极电荷的半导体装置。例如，在包纳栅电极和补偿场电极的沟槽中，根据建议的方法所提供的绝缘块允许根据场电极和栅电极的相对布置来减小栅极-源极电荷和/或源极-漏极电荷。
[0113]根据一个或一个以上实施例，一种在沟槽内包括绝缘块的半导体装置被建议。该绝缘块将第二电极与位于沟槽的底部区域中的半导体本体隔开。位于沟槽的侧壁附近的第一电极可以构造成能够在接收到电信号如门信号时在半导体本体中诱导出一通道。第一电极可以沿着沟槽的延伸方向比第二电极延伸得更远。由此，在给定的通道长度下，可以被提供具有较低的栅极-漏极电荷而没有增加沟槽的总深度的半导体装置。采用这种方式，可靠性问题、例如由于热载流子注入所导致的可靠性问题可以被避免。
[0114]即使如“第一步骤”、“第二步骤”和“随后的步骤”、“然后”等格式已经在上文中被使用，但是执行方法2或3的步骤的顺序仍可以在适于制造所述半导体装置的过程的情况下被改变。
[0115]在上文中，半导体装置和制造半导体装置的方法的实施例被说明。例如，半导体装置和半导体构件的实施例可以基于硅(Si)。由此，单晶半导体区域或层、例如示例性实施例的半导体本体10通常为单晶Si区域或Si层。在其它实施例中，可以使用多晶或无定形硅。
[0116]然而，应当被理解的是，半导体本体10可以由适于制造半导体装置的任何半导体材料制成。这样的材料的示例包括而没有局限于基本半导体材料如硅(Si)或锗(Ge)、IV族化合物半导体材料如碳化娃(SiC)或娃锗(SiGe)、二元、三元或四元II1-V半导体材料如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化镓铟(InGaPa)、氮化镓铝(AlGaN)、氮化铝铟(Al InN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)、砷磷化铟镓(InGaAsP)以及二元或三元I1-VI半导体材料如碲化镉(CdTe)和碲化汞镉(HgCdTe)等。前述半导体材料还被称之为同质结半导体材料。当组合两种不同的半导体材料时，可以形成异质结半导体材料。异质结半导体材料的示例包括但不局限于氮化镓铝(AlGaN)-氮化铟镓铝(AlGaInN)、氮化镓铟(InGaN)-氮化铟镓铝(AlGaInN)、氮化镓铟(InGaN)-氮化镓(GaN)、氮化镓铝(AlGaN)-氮化镓(GaN)、氮化镓铟(InGaN)-氮化镓铝(AlGaN)、碳化硅-硅(SixCl-x)和娃-SiGe异质结半导体材料。对于功率半导体应用，目前主要使用S1、SiC、GaAs和GaN材料。
[0117]空间相对术语如“下”、“下方”、“下部”、“低”“上方”、“上部”等被使用以方便地说明一个元件相对于第二元件的定位。这些术语旨在除了附图中所示出的定向之外涵盖相应的装置的不同的定向。此外，术语如“第一”、“第二”等也用来描述各种元件、区域、区段等并且也没有旨在做出限定。在整个说明书中，相同的术语指代相同的元件。
[0118]如本文所使用的，术语“具有”、“包含”、“包括”、“包纳”、“呈现”等是表示所陈述的元件或特征的存在的开放性术语，但是并没有排除其它元件或特征。除非另有指示，否则词语“一”、“一个”和“所述”也旨在包括多个以及单个。
[0119]对于能够想到的变形和应用，应当理解的是，本发明没有被前述说明限定，也没有被附图限定。而是，本发明仅仅由下述权利要求以及它们的法律等同物所限定。
【主权项】
1.一种制造半导体装置(I)的方法(2)，所述方法(2)包括: -提供(20)具有前侧(101)的半导体本体(10); -在所述前侧(101)上形成(21)掩模(12); -在所述掩模(12)上形成(22)至少一个开口( 121)，所述开口( 121)暴露所述前侧(101)的一部分； -在所述至少一个开口(121)下方形成(23)延伸到所述半导体本体(10)中的至少一个沟槽(13)，所述沟槽(13)呈现至少一个侧壁(137)以及沟槽底部(136); -在所述掩模(12)布置在所述前侧(101)上时形成(24)覆盖所述沟槽底部(136)和所述至少一个侧壁(137)的绝缘层(138)，其中，形成(24)所述绝缘层(138)包括在所述沟槽底部(136)上以及在所述至少一个侧壁(137)上生成热氧化物； -在所述绝缘层(138)上沉积(25)间隔层(14)，所述间隔层(14)包括第一电极材料； -从所述绝缘层(138)的覆盖所述沟槽底部(136)的至少一部分去除(26)所述间隔层(14)； -对所述沟槽(13)的至少一部分填充(27)绝缘材料； -仅仅去除(28)所述绝缘材料的由所述间隔层(14)侧向界定的一部分以在所述沟槽(13)中留有绝缘块(4); -对所述沟槽(13)的至少一部分填充(29)第二电极材料以在所述沟槽(13)内形成电极(130-2)。2.根据权利要求1所述的方法(2)，其特征在于，去除(28)所述绝缘材料包括湿法蚀刻处理。3.—种制造半导体装置(I)的方法(3)，所述方法(3)包括: -提供(20)具有前侧(101)的半导体本体(10); -在所述前侧(101)上形成(21)掩模(12); -在所述掩模(12)上形成(22)至少一个开口(121)，所述开口(121)暴露所述前侧(101)； -在所述至少一个开口(121)下方形成(23)延伸到所述半导体本体(10)中的至少一个沟槽(13)，所述沟槽(13)呈现至少一个侧壁(137)以及沟槽底部(136); -使所述掩模(12)从所述沟槽(13)的边缘(139)侧向凹进(23-1)—距离(d); -沉积(24-1)绝缘层(138)，所述绝缘层(138)覆盖所述掩模(12)、所述半导体本体(10)的所述前侧(101)的已经发生所述掩模(12)的侧向凹进的部分、所述沟槽底部(136)以及所述至少一个侧壁(137); -在所述绝缘层(138)上沉积(25)间隔层(14)，所述间隔层(14)包括第一电极材料； -从所述绝缘层(138)的覆盖所述沟槽底部(136)的至少一部分去除(26)所述间隔层(14)； -对所述沟槽(13)的至少一部分填充(27)绝缘材料； -仅仅去除(28)所述绝缘材料的由所述间隔层(14)侧向界定的一部分以在所述沟槽(13)中留有绝缘块(4); -对所述沟槽(13)的至少一部分填充(29)第二电极材料以在所述沟槽(13)内形成电极(130-2)。4.根据权利要求3所述的方法(3)，其特征在于，沉积的绝缘层(138)的厚度(t)小于或等于所述距离(d)。5.根据权利要求3所述的方法(3)，其特征在于，沉积的间隔层(14)的厚度(w)等于或大于沉积的绝缘层(138)的厚度(t)。6.根据权利要求3所述的方法(3)，其特征在于，沉积(24-1)所述绝缘层(138)包括沉积氧化物。7.根据权利要求1所述的方法(2)，其特征在于，所述掩模(12)包含与所述绝缘层(138)相同的材料。8.根据权利要求1所述的方法(2)，其特征在于，形成(21)所述掩模(12)包括沉积二氧化硅和氮化硅的至少一种。9.根据权利要求1所述的方法(2)，其特征在于，从所述绝缘层(138)的所述部分去除(26)所述间隔层(14)包括各向异性蚀刻处理。10.根据权利要求1所述的方法(2)，其特征在于，对所述沟槽(13)的所述部分填充(27)绝缘材料包括沉积二氧化硅。11.根据权利要求1所述的方法(2)，其特征在于，去除(28)所述绝缘材料包括各向异性蚀刻处理。12.根据权利要求1所述的方法(2)，其特征在于，所述第一电极材料和所述第二电极材料均包括多晶硅、金属和金属硅化物中的至少一种。13.根据权利要求1所述的方法(2)，其特征在于，所述第二电极材料的导电性高于所述第一电极材料的导电性。14.根据权利要求1所述的方法(2)，其特征在于，所述方法(2)还包括:去除(30)所述第二电极材料的部分、所述掩模(12)的部分、所述间隔层(14)的部分、所述绝缘层(138)的部分、以及所述半导体本体(10)的部分，其中，所述去除(30)包括蚀刻处理、抛光处理和化学-机械平坦化处理中的至少一种，并且，所述去除(30)在对所述沟槽(13)的所述至少一部分填充(29)所述第二电极材料后执行。15.一种半导体装置(I)，所述半导体装置(I)包括: -半导体本体(10)，所述半导体本体(10)具有前侧(101)和背侧(102); -包含在所述半导体本体(10)中的沟槽(13)，所述沟槽(13)沿着延伸方向(Y)延伸到所述半导体本体(10)中，所述延伸方向(Y)从所述前侧(101)指向所述背侧(102)，其中，所述沟槽(13)包括电极结构(130)和绝缘结构(131 )，所述绝缘结构(131)将所述电极结构(I 30)与所述半导体本体(10)绝缘并且所述电极结构(130)布置成用于从所述半导体装置(I)的外部接收电信号； -其中，所述电极结构(130)包括第一电极(I30-1)和与所述第一电极(I30-1)接触的第二电极(130-2)，所述第一电极(130-1)包括第一电极材料并且所述第二电极(130-2)包括与所述第一电极材料不同的第二电极材料，并且，所述第一电极(130-1)沿着所述延伸方向(Y)比所述第二电极(130-2)延伸得更远。16.根据权利要求15所述的所述半导体装置(I)，其特征在于，所述第一电极材料呈现第一导电性并且所述第二电极材料呈现第二导电性，所述第二导电性高于所述第一导电性。17.根据权利要求15所述的半导体装置(I)，其特征在于，所述绝缘结构(131)的一部分布置在所述沟槽(13)的底部区域(13-1)中，所述绝缘结构(131)的该部分具有第一绝缘区(131-1)和第二绝缘区(131-2)，其中，所述第一绝缘区(131-1)布置在所述第一电极(130-1)下方并沿着所述延伸方向(Y)呈现第一厚度(tl)，并且，所述第二绝缘区(131-2)布置在所述第二电极(130-2)下方并沿着所述延伸方向呈现第二厚度(t2)，所述第二厚度大于所述第一厚度(tl)。18.根据权利要求17所述的半导体装置(I)，其特征在于，所述绝缘结构(131)的另一部分(131-3)布置在所述沟槽(13)的所述底部区域(13-1)上方并在垂直于所述延伸方向(Y)的侧向方向(X)上呈现一厚度(t)，所述第一厚度(tl)等于或大于所述侧向方向(X)上的厚度⑴。19.根据权利要求15所述的半导体装置(I)，其特征在于，所述第一电极材料包括多晶娃。20.根据权利要求15所述的半导体装置(I)，其特征在于，所述第二电极材料包括多晶硅和金属中的至少一种。
【文档编号】H01L29/423GK105895515SQ201610084496
【公开日】2016年8月24日
【申请日】2016年2月14日
【发明人】M·H·菲勒迈尔, L·J·叶
【申请人】英飞凌科技奥地利有限公司