用于在狭小空间各向同性蚀刻硅的无残留的系统和方法

用于在狭小空间各向同性蚀刻硅的无残留的系统和方法
【专利摘要】本发明涉及用于在狭小空间各向同性蚀刻硅的无残留的系统和方法。用于蚀刻衬底的系统和方法包括在处理室中布置包括第一结构和虚设结构的衬底。所述第一结构由选自二氧化硅和氮化硅组成的组中的材料制成。所述虚设结构由硅制成。供给载气至所述处理室。供给三氟化氮和氢分子气体至所述处理室。在所述处理室激励等离子体。蚀刻所述虚设结构。
【专利说明】
用于在狭小空间各向同性蚀刻硅的无残留的系统和方法
技术领域
[0001 ]本发明涉及衬底处理系统，更具体地，涉及在衬底处理系统内各向同性地蚀刻硅的系统和方法。
【背景技术】
[0002]这里提供的背景描述是为了总体呈现本发明的背景的目的。在此背景部分中描述的程度上的当前指定的发明人的工作，以及在提交申请时可能无法以其他方式有资格作为现有技术的所述描述的各方面，既不明确也不暗示地承认是针对本发明的现有技术。
[0003]衬底处理系统可被用于在衬底(如半导体晶片)上沉积膜和蚀刻在衬底(如半导体晶片)上的膜。在处理期间，虚设(dummy)结构可以在某些处理步骤中使用，然后在随后的处理步骤期间去除。纯硅可用于虚设结构。仅举例而言，硅虚设结构可以用作用于高k金属栅极技术的虚设栅极，用于间隔件形成的心轴和用于后端线(BEOL)气隙的衬垫。
[0004]虚设硅结构必需在不损坏需要留在衬底上的其它结构的情况下去除。其结果是，用以去除硅虚设结构的蚀刻工艺相对于二氧化硅(S12)和/或氮化硅(Si3N4)应该有无穷大的选择比(infinite selectivity)。通常，湿法蚀刻因为其优良的选择性性能而被选择。但是，湿法蚀刻会留下残留物。随着特征缩放继续，在狭小的空间去除硅残留物正变得更具挑战性。
[0005]富氧分子(O2)的溴化氢(HBr)/02等离子体或四氯化硅(SiCl4)-添加剂等离子体可用于在相对于S12和/或Si3N4需要无穷大的选择比时去除虚设硅。由于在衬底上过量的副产物(S1Brx或S1Clx)沉积，因此通常在等离子体处理后需要稀释的氢氟酸(HF)酸浸以进行晶片蚀刻后清洁。然而，稀释的氢氟酸湿法清洁工艺往往导致对S12层的额外损坏。

【发明内容】

[0006]—种用于蚀刻衬底的方法包括在处理室中布置包括第一结构和虚设结构的衬底。所述第一结构由选自二氧化硅和氮化硅组成的组中的材料制成。所述虚设结构由硅制成。所述方法包括供给载气至所述处理室;供给三氟化氮和氢分子气体至所述处理室;在所述处理室中激励等离子体;以及蚀刻所述虚设结构。
[0007]在其它特征中，所述处理室是感应耦合等离子体处理室。所述虚设结构被所述材料覆盖。所述虚设结构没有被所述材料覆盖。以相对于所述材料呈无穷大的选择比蚀刻所述虚设结构。所述虚设结构被蚀刻，伴随有蚀刻副产物。
[0008]在其它特征中，所述方法包括用溶剂去除所述蚀刻副产物。所述溶剂包括水。所述溶剂包括硫酸和过氧化氢的混合物。所述虚设结构被各向同性地蚀刻。
[0009]—种用于蚀刻衬底的衬底处理系统包含处理室。衬底支撑件被布置在所述处理室中以支撑包括第一结构和虚设结构的衬底。所述第一结构由选自二氧化硅和氮化硅组成的组中的材料制成。所述虚设结构由硅制成。气体输送系统被配置成选择性地供给工艺气体和载气到所述处理室。等离子体产生器被配置为选择性地供给等离子体在所述处理室中。控制器被配置以选择性地控制所述气体输送系统和等离子体产生器。所述控制器还被配置为:供给载气到所述处理室;供给三氟化氮和氢分子气体到所述处理室;在所述处理室中激励等离子体;以及蚀刻所述虚设结构。
[0010]在其它特征中，所述处理室是感应耦合等离子体处理室。所述虚设结构被所述材料覆盖。所述虚设结构没有被所述材料覆盖。所述控制器被配置成以相对于所述材料呈无穷大的选择比蚀刻所述虚设结构。所述虚设结构被蚀刻，伴随有蚀刻副产物。所述虚设结构被各向同性地蚀刻。
[0011]根据详细描述、权利要求和附图，本发明的适用性的进一步的范围将变得显而易见。详细描述和具体实施例仅用于说明的目的，并非意在限制本公开的范围。
【附图说明】
[0012]根据详细描述和附图，本发明将被更充分地理解，其中:
[0013]图1是使用感应耦合等离子体(ICP)的衬底处理系统的一个示例的功能框图；
[0014]图2是包括硅虚设结构的衬底的透视图；
[0015]图3是图2的衬底的去除硅虚设结构后的透视图；以及
[0016]图4是示出用于去除硅虚设结构的方法的流程图。
[0017]在附图中，附图标记可以被重新使用以标识相似和/或相同的元件。
【具体实施方式】
[0018]本发明涉及各向同性的等离子体蚀刻工艺，其提供可控制的残留物和蚀刻产品，其具有无穷大的Si比氧化物以及Si比Si3N4的选择比。在一些实例中，各向同性等离子体蚀刻工艺用于去除在处理期间在衬底上使用的硅虚设结构。在一些实例中，衬底进一步包括S12或Si3N4结构。各向同性等离子体蚀刻工艺包括用于硅蚀刻的三氟化氮NF3/氢分子(H2)等离子体蚀刻工艺。在一些实例中，使用感应耦合等离子体(ICP)处理室。
[0019]仅举例而言，可以执行在硬掩模层下的或在未被覆盖的区域的纯硅的各向同性蚀亥IJ。在这个示例中，各向同性蚀刻工艺具有相对于S12的无穷大的选择比，用光学仪器测定S12的损失为零。
[0020]当使用NF3/H2等离子体时，一些残留物可留在被覆盖的和未被覆盖的区域。在一些示例中，残留物可以通过水或硫酸和过氧化氢(H2S04/H202(piranha溶液))被去除。通过这些残留物去除溶剂不会对S12或Si3N4造成额外的损坏。
[0021]尽管前述示例将在感应耦合等离子体处理(ICP)室的背景下描述，但所述蚀刻工艺可在其他类型的等离子体处理室进行，如在等离子体增强化学气相沉积(PECVD)处理室、远程等离子体CVD(RPCVD)处理室等中处理。在感应耦合等离子体(ICP)工艺中，能量由通过电磁感应(或时变磁场)所产生的电流供给。通常，一个或多个感应线圈被布置在邻近于电介质窗的等离子体处理室的外面，并且气体被供给到等离子体处理室的内部。RF功率被供给到感应线圈，并且在ICP处理室点燃等离子体。
[0022]尽管在下面将描述ICP处理室的具体实施例，但可以使用其它的ICP工艺。可以使用与高真空压兼容的任何ICP。除了 ICP外，远程等离子体工艺也可用于NF3/H2各向同性蚀刻。
[0023]现在参考图1，根据本发明所述的衬底处理系统10的实施例被示出。衬底处理系统1包括连接到变压器耦合电容调谐(TCCT)电路14的RF源12，变压器耦合电容调谐(TCCT)电路14连接到TCP线圈16。
[0024]TCCT电路14通常包括一个或多个固定的或可变的电容器15 3CCT电路14的一个实施例在共同转让的Long等人的美国专利公开N0.2013/0135058中示出和描述，其全体内容通过引入并入本发明。TCP线圈16可以包括成对的线圈或内线圈对和外线圈对。
[0025]气体增压室20可以被布置在TCP线圈16和电介质窗口 24之间。电介质窗口 24沿处理室28的一侧布置。处理室28还包括支撑衬底34的基座32。基座32可以包括静电卡盘、机械卡盘或其它类型的卡盘。等离子体40在处理室28内部产生。等离子体40蚀刻衬底34 AF源50和偏置匹配电路52可在操作期间用来给基座32施加偏置。
[0026]气体输送系统56可以用于将气体混合物供给到与电介质窗口24相邻的处理室28。气体输送系统56可以包括工艺气体源57、计量系统58(如阀和质量流量控制器)和歧管59。
[0027]气体输送系统60可以被用于通过阀61来提供气体62到气体增压室20。该气体可以包括被用于冷却TCP线圈16和电介质窗口 24的制冷气体。加热器64可以用于将基座32加热到预定的温度。排放系统65包括阀66和栗67以通过吹扫或抽排从处理室28去除反应物。
[0028]控制器54可以用于控制蚀刻工艺。控制器54监测工艺参数，如温度、压力等，并控制:气体混合物的输送，激励、维持和熄灭等离子体，反应物的去除，制冷气体的供应等。
[0029]现在参考图2，衬底100包括硬掩模层120。仅举例而言，该硬掩模层120可以包括一个或多个二氧化硅(S12)或氮化硅(Si3N4)结构，但是也可以使用其它结构和/或材料。一个或多个结构，如部分124、128和132可以被布置在硬掩模层120下。在一些实施例中，部分124、128和132可以由二氧化硅(S12)或氮化硅(Si3N4)制成。硅虚设结构136和140也可以布置在部分124、128和132之间的被覆盖的区域中。在一些实施例中，虚设结构由纯硅制成。
[0030]硅虚设结构142和144也可以被布置在未被覆盖的区域。仅举例而言，在未被覆盖的区域的硅虚设结构可以包括用于高K金属栅极晶体管的虚设Si栅极和用于侧壁图像转印的心轴。在一些工艺中，硅虚设结构136、140、142和144需要从衬底100去除而不损坏衬底100的其他结构。另外，该去除应在不留下残留物的情况下来完成。在保留有残留物的情况下，残留物应能使用不会损坏保留结构的溶剂或其它技术去除。
[0031]现在参考图3，衬底100在ICP处理室中进行蚀刻后被示出。硅虚设结构136、140、142和144使用高选择性的蚀刻工艺去除而不留下蚀刻副产物，很少或没有残留物，如分别可在152、156、158和160可以看到的。
[0032]现在参考图4，示出了用于除去硅虚设结构的方法200。在210，将包括一个或多个硅虚设结构的衬底布置在处理室中。虚设结构可以被布置在被覆盖和/或未被覆盖的区域。在214，载气被供给到处理室中。在一些实施例中，氦(He)或氩(Ar)被用作载气，但也可使用其它合适的载气。
[0033]在218，包括NFdPH2的等离子体气体被供给到处理室，并且等离子体被点燃。在222，硅虚设结构被等离子体各向同性地蚀刻。在224，如果需要的话，可以使用溶剂去除副产物，而不损坏S12或Si3N4。
[0034]在一个示例性工艺中，在ICP处理室中的真空气体压强被设定为400毫托(mT)，但也可使用其它压强。感应耦合功率或源功率被设定为550W，但也可以使用其它的功率电平。氩气和氦气用作载气并且都以500sccm供给，但是也可以使用其它载气和/或流速。H2和NF3分别以70sccm和30sccm供给，但也可以使用其它的流速。基座偏置电压设定值被设定为0V，但是也可以使用其它偏置电压。基座的温度从内区至外区分别设置在70°C、70°C、7(TC和700C，但也可使用其他温度设置。该TCCT电路可以被设置为0.5，但也可使用其它TCCT电路设置。TCCT设置与在内线圈和外线圈之间的功率分配相互关联。该TCCT设置越高，朝着中心线圈正向输送的功率越多；该TCCT设置越低，朝着外线圈正向输送的功率越多。仅举例而言，气体喷射比率设置为相等(来自喷嘴的气体喷射比率可以是位在正中的，相等的或边缘的)。
[0035]在一些实施例中，真空压强>400mT，NF3/(NF3+H2)的比率〈0.3，并且温度为>60°(:。
[0036]前面的描述在本质上仅仅是说明性的，并且决不旨在限制本公开、本公开的应用或用途。本公开的广泛教导可以以各种形式来实现。由于其它的修改将根据对附图、说明书和权利要求书的研究变得显而易见，因此，虽然本公开包括特定示例，但本公开的真实范围不应当受此限制。如本文所使用的，短语A、B和C中的至少一个应该被解释为指使用非排他性的逻辑或(OR)的逻辑(ASBSC)，不应该被解释为指“A中的至少一个，B中的至少一个，和C中的至少一个”。应当理解的是，在方法中的一个或多个步骤可以以不同的顺序(或同时)而不改变本公开的原理来执行。
[0037]在一些实现方式中，控制器是系统的一部分，该系统可以是上述实例的一部分。这种系统可以包括半导体处理设备，该半导体处理设备包括一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何工艺，包括控制处理气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
[0038]宽泛地讲，控制器可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)通信到控制器的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定过程的操作参数。在一些实施方式中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方(recipe)的一部分。
[0039]在一些实现方式中，控制器可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器可以在“云端”或者是fab主机系统的全部或一部分，从而可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机通信到系统。在一些实例中，控制器接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而为分布式，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与结合以控制室内工艺的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
[0040]在非限制性的条件下，示例的系统可以包括等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
[0041]如上所述，根据工具将要执行的一个或多个工艺步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
【主权项】
1.一种用于蚀刻衬底的方法，其包括: 在处理室中布置包含第一结构和虚设结构的衬底， 其中，所述第一结构由选自二氧化硅和氮化硅组成的组中的材料制成，并且 其中，所述虚设结构由硅制成； 供给载气至所述处理室； 供给三氟化氮(NF3)和氢分子(H2)气体至所述处理室； 在所述处理室中激励等离子体；以及 蚀刻所述虚设结构。2.根据权利要求1所述的方法，其中，所述处理室是感应耦合等离子体处理室。3.根据权利要求1所述的方法，其中所述虚设结构被所述材料覆盖。4.根据权利要求1所述的方法，其中所述虚设结构没被所述材料覆盖。5.根据权利要求1所述的方法，其中以相对于所述材料呈无穷大的选择比蚀刻所述虚设结构。6.根据权利要求6所述的方法，其中所述虚设结构被蚀刻，伴随有蚀刻副产物。7.根据权利要求6所述的方法，其还包括用溶剂去除所述蚀刻副产物。8.根据权利要求7所述的方法，其中所述溶剂包括水。9.根据权利要求7所述的方法，其中，所述溶剂包括硫酸和过氧化氢的混合物。10.根据权利要求1所述的方法，其中所述虚设结构被各向同性地蚀刻。11.根据权利要求1所述的方法，其中即3/(即3+出)的比率为小于或等于0.3。12.一种用于蚀刻衬底的衬底处理系统，其包含: 处理室； 衬底支撑件，其被布置在所述处理室中以支撑包括第一结构和虚设结构的衬底， 其中，所述第一结构由选自二氧化硅和氮化硅组成的组中的材料制成，并且 其中，所述虚设结构由硅制成； 气体输送系统，其被配置成选择性地供给工艺气体和载气到所述处理室； 等离子体产生器，其被配置为选择性地供给等离子体在所述处理室中；和控制器，其被配置以选择性地控制所述气体输送系统和所述等离子体产生器，其中，所述控制器还被配置为: 供给载气到所述处理室； 供给三氟化氮和氢分子气体到所述处理室； 在所述处理室中激励等离子体；以及 蚀刻所述虚设结构。13.根据权利要求12所述的衬底处理系统，其中，所述处理室是感应耦合等离子体处理室。14.根据权利要求12所述的衬底处理系统，其中，所述虚设结构被所述材料覆盖。15.根据权利要求12所述的衬底处理系统，其中，所述虚设结构没有被所述材料覆盖。16.根据权利要求12所述的衬底处理系统，其中，所述控制器被配置成以相对于所述材料呈无穷大的选择比蚀刻所述虚设结构。17.根据权利要求12所述的衬底处理系统，其中，所述虚设结构被蚀刻，伴随有蚀刻副产物。18.根据权利要求16所述的衬底处理系统，其中，所述虚设结构被各向同性地蚀刻。19.根据权利要求12所述的衬底处理系统，其中，NF3/(NF3+H2)的比率为小于或等于.0.3。
【文档编号】H01L21/3065GK105895519SQ201610087456
【公开日】2016年8月24日
【申请日】2016年2月16日
【发明人】郭明书, 钟清华, 海琳·戴尔·普波, 加内什·乌帕德亚雅, 高里·卡马尔提
【申请人】朗姆研究公司