一种半导体双向功率器件的结构的制作方法
【专利摘要】本发明公开了一种半导体双向功率器件的结构，包括以下特征：每一端的有源区最少由两种不同的单元组成，其中一种单元是MOS管，中有N+区，P型基区和N型缓冲区，N+区与N型缓冲区的连接由栅极控制；另一单元是在关断时提供电子通道，表面电极透过接触孔开口与P型基区接触处为电子通道出口，由接触处至N型缓冲区附近没有P+区阻挡电子流通，在P型基区与N型基区之间有一浓度约为1e15cm-3至1e17cm-3和厚度约为1至8um的N型缓冲区用以阻挡耗尽层在高压反偏置时会触碰到P型基区。
【专利说明】
一种半导体双向功率器件的结构
技术领域
:
[0001]本发明是涉及一种半导体功率器件的结构，更具体地说是涉及一种半导体双向功率器件的结构。
【背景技术】
:
[0002]1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型IGBT，简称为穿通型IGBT (Punchthrough IGBT-缩写为PT-1GBT)。PT-1GBT是制造在外延硅片上，一般是在P+衬底上生长一层N型缓冲区，然后再长一 N区，要制造1200V耐压器件，便需要生长一 N型缓冲区，掺杂浓度约为lXloYcm3，厚度约为10um，然后再生长一外延层厚度约为llOum，掺杂浓度约为5\1013/现3至1\1014/(^3的~区，这是相当厚的外延层。若要制造耐压更高的PT-1GBT，如耐压为2500V或3300V，则N区需要更厚和更高的电阻率。生长这样规格的外延，技术上有困难，而且成本会急剧增高，所以，PT-1GBT 一般只适用于耐压为400V至1200V范围内。
[0003]早期的PT-1GBT的关断时间相对很长，约有数微秒，为了减短关断时间，提高开关速度，于90年代后，一般都引用高能粒子辐照技术(如电子辐照，氢离子或氦离子辐照等)减小器件中过剩载流子寿命。这种方法能提高PT-1GBT的开关速度，但会使通态电压降为负温度系数。即在导通状态下，如果保持流经集电极电流不变，则集电极至发电极之间的电压差会随温度升高而降低。在应用时，假如器件某处局部温度较高，则会有更多导通电流流经该处，这会使该处温度变得更高，从而有可能使器件进入一个正反馈状态，最后把器件烧毁，这电压降为负温度系数是PT-1GBT的一个性能缺陷。
[0004]如前所述，PT-1GBT 一般只适用于耐压为400V至1200V范围内，若要制造耐压为1700V或2500V或3300V或以上，早期都用非穿通型IGBT (Non-punchthrough IGBT，缩写为NPT-1GBT)，器件直接制造在厚度有几百微米的FZ N型硅片上，器件集电结的P型区或P型/N型区是由离子注入形成的。这种非穿通型IGBT的电压降为正温度系数。这种集电结的结构也被用于器件如MCT或GTO等。由于集电结的掺杂由离子注入形成，注入的剂量可随意控制，若注入的P型掺杂剂量高，则会形成一般的高空穴注入效率集电结(即强集电极)；若注入的P型掺杂剂量小，则空穴注入效率低，而且电子可以经由扩散有效地流过P型区至金属接触处，这类集电结被称为弱集电结或透明集电结(或称为透明集电极)。于94与95年期间，弱集电结曾被用于NPT-1GBT和GT0，若把弱集电结方法用来制造600V或1200VIGBT,则IGBT的集电结需要造在只有约60um或约120um厚的FZ N型硅片背面上，于94和95年期间，工业界还未有这种超薄硅片工艺能力。
[0005]于1996年，Motorola公司发表了一篇文章描述有关制造非穿通IGBT的研究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ N型硅片最薄只约有170um厚。翌年，Infineon公司也发表了用10um厚的FZ N型硅片做出600V的NPT-1GBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是一种高速开关器件，它的电压降为正温度系数，它不需要用重金属或辐照来减短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结(或称为透明集电结)。Infineon公司称之为场截止IGBT，接下来几年，各主要生产IGBT的公司都相继推出类似的产品。从那时起，IGBT在电学性能上得到了质的飞跃，发展迅速并主导了中等功率范围的市场。
[0006]环境恶化与日倶增，节能減排是大势所趋。有效地使用能源，尤其电能，已成为各国的共识。功率半导体的作用是电能变换和电能控制，使电能更高效、更节能、更环保地使用，而IGBT是功率半导体的技术前沿，具有节能效率高，便于规模化生产，已成为功率半导体市场发展和应用的主流技术。IGBT已被广泛地用於消费电子类和工业控制。如变频家电、电源供应、电动工具、电磁炉、微波炉或电焊机，以至风力发电、光伏发电、电动/混合动力汽车、新能源、高铁、智能电网、地铁、动车等领域。
[0007]—般常规的IGBT是一种单向功率器件，即关断时只有一个方向能承受高电压，开通时只有一个方向流通电流，可是有些应用是需要双向的，即两个方向都能承受高压.都能流通电流，图1表示出一般单向IGBT和双向IGBT的电流电压持性。需要双向IGBT的应用电路有矩阵式变换器，直联式转换器和一些新颖的电路如美国专利US2014/0133203 Al所述说的电路，图2是一使用双向IGBT器件的光伏逆变器的电路拓扑示意图。
[0008]—般IGBT(单向的)可与一些FRD组成双向器件如图3所示，这种双向器件的电特性比较差。近年开始有一些讨论有关如何制作单芯片的双向IGBT的文章发表，如ISPSD2011P23-26和ISPSD 2014P95-98的文章，都是刚起歩的，器件的结构不理想，存在需要改进的地方，图4是其中器件的横切面结构示意图。这种结构基上是两边都是一样的，是对称的，都是一般单向IGBT的阴极结构(阴极结构是指一般单向N型IGBT在导通状态下发射电子的一极，在芯片表面的一边)，这种结构的决点是:
[0009]1.为了便于说明道理，以图5为参考，图中的器件为双向IGBT，表面I的栅极I和电极I在图的上方，表面2的栅极2和电极2为图的下方，表面I的栅极I和电极I与表面2的栅极2和电极2的结构基本上是相同的，当表面I的栅极I短路至电极I和表面2的栅极2短路至电极2时，整个双向IGBT器件便处于关闭状态，这时表面电极I或表面电极2均可承受高电压。假如表面I的电极I处于OV电压而表面2的电极2被偏置于1000V，耗尽层会主要从表面I边的N型基区向表面2扩展，直至表面2的P型基区，一旦耗尽层接触到连接至表面2电极2的P型区，穿通便开始发生，漏电流会开始随偏置电压升高而大幅提升，为了避免穿通，N型基区厚度要增厚至在偏置电压达至规定的电压时，耗尽层不会碰到表面2连接至电极2的P型区，如1200V器件，N型基区厚度要差不多200um厚才夠避免穿通发生，这么厚的N型基区会增加静态导通压降和动态开关时间，从而增加静态导通功耗和动态开关功耗，电学特性像非穿通型IGBT (NPT-1GBT)。
[0010]2.一般的IGBT (单向的)，芯片表面有栅极和阴电极，在有源区中的阴电极被连接至两种不同的掺杂区域:一是由栅极控制的，在开通时能发射电子的N+区，另一是P型基区，其中P型基区是透过P+区与阴电极形成良好欧姆接触。当这种结构被用作为双向IGBT两端的端结构时，当某端(如表面I)在电路运作时的某一段时间被用作阴极，这时当表面I的栅极I相对电极I大于开啟电压(如栅极I电压比电极I大15V)，电极I被连接至OV电压，表面2的栅极2比电极2大15V，电极2被连接至负载电感，电感被连接高电压如960V，电感两端接一 FRD如图6所示，此时，双向IGBT在导通状态，表面I的N+会注入电子，表面2的p+会注入空穴，电流由电极2流至电极1，当栅极I短路至电极I和栅极2短路至电极2时，双向IGBT器件由导通状态进入关断状态，导通时贮存在N型基区的空穴会往电极I流去，电子会被趕至表面2那边，假如表面2没有有效接收被趕过来的电子，让电子迅速流走，电子便会困在表面2的P型基区与N型基区处，等待慢慢地复合掉或流至电极2去，形成关断时的电流尾巴，这会做成关断速度减慢从而增加关断功耗。一般情况下，为了避免闩锁效应，n+区的横长度都比较短，而η+区外部不靠近沟道的区域都被ρ+包围著，这样的结构没有有效的让电子流至相应的阴电极的通道。
【发明内容】
:
[0011]本发明的目的在于提供一种能避免上述不足而实用可行的一种双向IGBT的器件结构和设计方法，新的结构使器件在应用上的电学特性更像场截止IGBT (FS-1GBT)，静态和动态的电学特性都大为改进，新发明的要点是在原有的表面结构里加上N型缓冲区和有效的电子通道，具体的器件设计和实行方法介绍如下:
[0012]N型缓冲区:为了使双向IGBT在承受静态高压时，用薄的N型基区而又不致引起穿通现象发生，本发明在表面I处，在连接至电极I的所有P型区与N型基区之间放置一 N型缓冲区，N型缓冲区的浓度和厚度要适中，所以N型缓冲区中的N型杂质浓度要足夠阻挡耗尽层的扩展，使耗尽层在最高反偏置时仍不能碰到P型区的底部边界(即PN结I)，但同时浓度和厚度又不能高得破坏击穿电压，N型缓冲区的位置在N型基区处但靠近PN结I处如图7，8，9和10所示。
[0013]相同的或类似的N型缓冲区设计也用在表面2处，使得在表面I的PN结I附近和在表面2的PN结2处有类似的或相同的N型缓冲区如图23，24，25，26和27，有了这样的缓冲层，N型基区的厚度比之前可以大为减薄，如1200V器件只需120um厚便可以防止穿通发生。
[0014]电子通道:在一般IGBT(单向的)的表面结构加入电子通道可以调节器件从导通状态被关断的关断速度，加入多一些电子通道可以使关断速度快一些，电子通道的结构有多种，其要点是金属与半导体表靣的接触孔开口要大，接触孔开口可以是沟槽型的或是平面型的，所谓沟槽或平面都是相对半导体表面而言；电子从靠近P型基区的N型基区流至电子通道的表面金属之间最好只有很少P+区的阻碍或完全没有P+区的阻碍，假如电子通道的表面金属之下全是P+区域，则电子是很难通过P+区达至金属电极，假如是N+区，电子很容易通过而被收集，但N+区可能会引起闩锁效应，用N+区要小心设什，假和没有P+区，也没有N+区，电子是很容易直接流至电子通道表面而被表面金属带走，电子通路的结构有多种如下所述
[0015]1.如图11和12所示，接触孔开口可以是沟槽型的，也可以是平面的，其中接触孔金属与半导体接触处有部份是掺杂浓度大於5el8的N+区域，这N+区域是连接至栅控沟道的一端，在正向导通时，这N+区域会对沟道注入电子；有部份是掺杂浓度大於5el8的P+区域，有部份是掺杂浓度少於5el7的P型区域並且从P型基区和附近的N型基区区域至这金属接触处没有P+区阻挡如图11和12带箭头的線所示，这是电子通路的一种。
[0016]2.如图13和14所示，接触孔开口可以是沟槽型的，也可以是平面的，其中接触孔金属与半导体接触处有部份是掺杂浓度大於5el8的P+区域；有部份是掺杂浓度少於5el7的P型区域；有部份是掺杂浓度大於5el8的N+区域，这N+区域不是连接至栅控沟道的一端，在正向导通时，这N+区域不会对沟道注入电子，並且从P型基区和附近的N型基区区域至这N+区域处没有P+区阻挡如图13和14带箭头的線所示，这是电子通路的一种。
[0017]3.如图15和16所示，接触孔开口可以是沟槽型的，也可以是平面的，其中接触孔金属与半导体接触处有部份是掺杂浓度大於5el8的P+区域；有部份是掺杂浓度大於5el8的N+区域，这N+区域不是连接至栅控沟道的一端，在正向导通时，这N+区域不会对沟道注入电子，並且从P型基区和附近的N型基区区域至这N+区域处没有P+区阻挡如图15和16带箭头的線所示，这是电子通路的一种。
[0018]4.如图17，18和19所示，接触孔开口可以是沟槽型的，也可以是平面的，其中接触孔金属与半导体接触处有部份是掺杂浓度大於5el8的P+区域；有部份是掺杂浓度少於5el7的P型区域並且从P型基区和附近的N型基区区域至这金属接触处没有P+区阻挡如图17，18和19带箭头的線所示，这是电子通路的一种。
[0019]5.如图20，21和22所示，接触孔开口可以是沟槽型的，也可以是平面的，其中接触孔金属与半导体接触处是掺杂浓度少於5el7的P型区域並且从P型基区和附近的N型基区区域至这这金属接触处没有P+区阻挡如图20，21和22带箭头的線所示，这是电子通路的一种。
[0020]双向IGBT有两端，每端都有栅极和相应的与半导体接触的电极，这专利所述的双向IGBT是透过晶圆片直接键合而成，所以两端的结构可以是一样的器件结构如图23所示，也可以是不一样的器件结构如图24和25所示，在双向IGBT器件N型基区中部付近可有独立的P型区域如图26所示，或P型N型相间的区域如图27所示。
[0021]以上所述各双向结构的方案可用于半导体功率器件如IGBT或MCT或GTO ;也可用于半导体功率器件如FRRD或功率MOS管。
【附图说明】
[0022]附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中:
[0023]图1是单向IGBT和双向IGBT的电流电压持性示意图；
[0024]图2是一使用双向IGBT器件的光伏逆变器的电路拓扑示意图；
[0025]图3是一般单向的IGBT与一些FRD组成双向IGBT器件的示意图；
[0026]图4是一般单芯片的双向IGBT器件横截面结构的示意图；
[0027]图5是一般单芯片的双向IGBT器件横截面结构的示意图；
[0028]图6是一般单芯片的双向IGBT器件连接至负载电感和FRD的示意图；
[0029]图7是本发明的双向IGBT加上N型缓冲区的横截面结构示意图；
[0030]图8是本发明的双向IGBT加上N型缓冲区的横截面结构示意图；
[0031]图9是本发明的双向IGBT加上N型缓冲区的横截面结构示意图；
[0032]图10是本发明的双向IGBT加上N型缓冲区的横截面结构示意图；
[0033]图11是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0034]图12是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0035]图13是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0036]图14是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0037]图15是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0038]图16是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0039]图17是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0040]图18是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0041]图19是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0042]图20是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0043]图21是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0044]图22是本发明的双向IGBT加上电子通道的横截面结构示意图；
[0045]图23是本发明的两端的结构是一样的双向IGBT的横截面结构示意图；
[0046]图24是本发明的两端的结构是不一样的双向IGBT的横截面结构示意图；
[0047]图25是本发明的两端的结构是不一样的双向IGBT的横截面结构示意图；
[0048]图26是本发明的双向IGBT器件的N型基区中部付近有独立的P型区域的横截面结构示意图；
[0049]图27是本发明的双向IGBT器件的N型基区中部付近有P型N型相间的区域的横截面结构示意图；
[0050]图28是本发明优选实施例中通过N型缓冲区掩模形成图案示意图；
[0051]图29是本发明优选实施例中形成N型缓冲区示意图；
[0052]图30是本发明优选实施例中对终端注入P型掺杂剂的示意图；
[0053]图31是本发明优选实施例中形成N型缓冲区和端掩的P型环区域示意图；
[0054]图32是本发明优选实施例中对有源区注入P型掺杂剂的示意图；
[0055]图33是本发明优选实施例中通过沟槽掩模形成图案示意图；
[0056]图34是本发明优选实施例中沟槽示意图；
[0057]图35是本发明优选实施例中形成N+区示意图；
[0058]图36是本发明优选实施例中对接触孔沟槽注入P型掺杂剂的示意图；
[0059]图37是本发明优选实施例中的表面铝合金层电极示意图。
[0060]参考符号表:
[0061]I钝化层
[0062]2铝合金层
[0063]3层间介质
[0064]4尚惨杂的多晶娃
[0065]5 N+ 区
[0066]6接触孔沟槽底部的P型高掺杂区
[0067]7 P型基区
[0068]8 N型缓冲区
[0069]9 N型基区
[0070]10 P型环区域
[0071]11沟槽底的N型区域或P型区域
[0072]12硅片表面的氧化层
[0073]13氧化物硬光罩
[0074]14光刻涂层
【具体实施方式】
[0075]如图28所示，在硅片表面采用积淀或热生长方式形成氧化层12 (厚度为0.05um至0.1um)，在氧化层上再积淀一层光刻涂层14，然后通过N型缓冲区掩模形成图案。
[0076]如图29所示，之后对硅片表面注入N型掺杂剂，杂剂浓度为IxlO12至I X 10 14/cm2,通过高温扩散处理，温度为950至1200°C，时间为50分钟至200分钟，使N型掺杂剂扩散形成N型区，然后清除掉表面氧化层，在硅片表面采用积淀或热生长方式形成氧化层12 (厚度为0.5um至1.5um氧化物)。
[0077]如图30所示，在氧化层上再积淀一层光刻涂层，然后通过终端掩模形成图案暴露出氧化层的一些部分，对终端掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层，之后对硅片表面注入P型掺杂剂，杂剂浓度为IxlO12至1X10 14/
2
cm ο
[0078]如图31所示，之后通过高温扩散处理，温度为950至1200°C，时间为500分钟至1000分钟，使N型掺杂剂和P型掺杂剂扩散形成N型缓冲区和端掩的P型环区域。
[0079]如图32所示，在氧化层上积淀一层光刻涂层，然后通过有源区(即P型基区)掩模形成图案暴露出氧化层的一些部分，对有源区掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层，之后在硅片表面采用积淀或热生长方式形成一层氧化层(厚度为0.0lum至0.05um)，之后对硅片表面注入P型掺杂剂，杂剂浓度为5xl012至 I X 114/cm2。
[0080]如图33所示，之后通过高温扩散处理，温度为950至1200°C，时间为30分钟至150分钟，使P型掺杂剂扩散形成即P型基区，然后在硅片表面采用积淀或热生长方式形成氧化层13 (厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分，对沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层。
[0081]如图34所示，通过蚀刻形成沟槽，该沟槽(深度为2.0um至10um，宽度为0.2um至
3.0um)延伸至N型FZ硅片中(N型基区)，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为100tC至1200°C )，以消除在开槽过程中被等离子破坏的硅层，然后清除掉沟槽中所有氧化层，并通过热生长的方式，在沟槽暴露着的侧壁和底部和N型FZ硅片的上表面形成一层氧化层(厚度为0.03um至0.3um)，并在沟槽中沉积N型高掺杂剂的多晶硅4，多晶硅掺杂浓度为Rs= 5 Ω / □至100 Ω / □(方阻)，以填充沟槽并覆盖顶面，接着对在FZ硅片表面上的多晶硅层进行平面腐蚀处理，之后在硅片表面采用积淀或热生长方式形成一层氧化层(厚度为0.0lum至0.05um)。
[0082]如图35所示，在FZ硅片的表面积淀光刻涂层，然后通过N+掩模形成图案，暴露出FZ硅片表面的一些部分，然后利用N+掩模暴露出部分FZ硅片的表面，然后对硅片表面注入N型掺杂剂(P31或As，剂量为lel5/cm2至2el6/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使N型区推進扩散到P型基区形成栅控晶体管器件单元的N+区5 (N+区深度为0.1um至0.6um, P型基区深度为2.0um至6.5um) ο
[0083]如图36所示，在外延层最表面上先沉积无掺杂二氧化娃层(厚度为0.1um至
0.5um)，然后沉积硼磷玻璃(厚度为0.1um至0.8um)形成层间介质3，在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出FZ N型硅片的上表面，在层间介质中形成多个接触孔掩模开孔，然后清除掉光刻涂层；接着对含有掺杂剂的硅片表面进行浸蚀，使接触孔沟槽(深度为0.4um至1.5um,宽度为0.2um至1.0um)穿过N型源区进入到P型基区，在FZ硅片的表面积淀光刻涂层14，然后通过电子通路掩模形成图案，留下光刻涂料把电子通道的接触孔封上，之后对接触孔沟槽注入P型高掺杂剂BI I，杂剂浓度为114至5 X 10 1Vcm2,以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
[0084]如图37所示，在接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层，接着对接触孔沟槽进行钨填充以形成金属插塞，再在该器件的上面沉积一层铝合金2 (厚度为0.Sum至1um)，然后通过金属掩模进行金属浸蚀，形成发射区金属垫层和栅极金属垫层和终端区场板。
[0085]最后在表面放置钝化层I便完成前道工序。然后把完成前道工序的晶圆片磨薄背面至所需厚度，接着经过背面处理后便把两片磨薄处理好的並完成前道工序的薄晶圆片用直接键合方法並加上用红外对准把两片晶圆薄片连接在一起形成双向IGBT。
[0086]最后应说明的是:以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造半导体双向功率器件(例如，沟槽绝缘栅双极晶体管Trench IGBT或MCT或GTO或MOSFET或FRRD)，本文件的
【发明内容】
与实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种半导体双向功率器件的结构包括以下部分: (1)有两端，每端的表面都有终端区和有源区，某一端的终端区和有源区与另一端的终端区和有源区可以相同，也可以不相同； (2)任一端的有源区至少由两种不同的单元组成； 第一种单元的表面结构是绝缘栅双极晶体管(IGBT)的表靣结构，第二种单元是电子通道结构，电子通道在关断时提供通道，让电子迅速流走至表面电极而被带走，电子通道的表面电极与IGBT的表面电极(此电极不是栅极，是电流可以流通的电极)是连在一起，组成可以让电流流通的电极。2.根据权利要求1所述的第一种单元的表面结构是绝缘栅双极晶体管(IGBT)的表靣结构，其特征在于，这结构包括有N+区，P+区，P型基区，N型缓冲区和N型基区，N型缓冲区在P型基区与N型基区之间，浓度约为Ie15Cm 3至Ie 17cm 3和厚度约为Ium至8um，N+区与N型缓冲区或N型基区的连接由栅极控制，栅极可以是沟槽型的或是平面型的，表面电极透过接触开孔直接与N+区形成欧姆接触，导通时可向N型基区注入电子，而P型基区则主要是透过与其相连的P+区与表面金属接触，在P型基区相对于N型基区被置於足夠大的正偏置(大於0.7V)时，这表面金属会透过P+区向N型基区注入空穴。3.根据权利要求1所述的第二种单元是电子通道结构，其特征在于，这结构包括有表面金属，接触孔开口而接触孔开口可以是沟槽型的或是平面型的，N+区，P+区，P型基区，N型缓冲区和N型基区，表面金属透过接触孔与半导体表面接触，其中与表面金属接触的半导体有部份是掺杂浓度大於5el8的N+区域，这N+区域是连接至栅控沟道的一端，在正向导通时，这N+区域会对沟道注入电子；有部份是掺杂浓度大於5el8的P+区域，有部份是掺杂浓度少於5el7的P型区域，並且从表面金属与P型基区接触处至P型基区，N型缓冲区和N型基区之间是没有P+区阻挡，表面金属与P型基区接触处是电子通道的出口。4.根据权利要求1所述的第二种单元是电子通道结构，其特征在于，这结构包括有表面金属，接触孔开口而接触孔开口可以是沟槽型的或是平面型的，N+区，P+区，P型基区，N型缓冲区和N型基区，表面金属透过接触孔与半导体表面接触，其中与表面金属接触的半导体有部份是掺杂浓度大於5el8的N+区域，这N+区域不连接至栅控沟道的一端，在正向导通时，这N+区域不会对沟道注入电子；有部份是掺杂浓度大於5el8的P+区域，有部份是掺杂浓度少於5el7的P型区域，並且从表面金属与P型基区接触处至P型基区，N型缓冲区和N型基区之间是没有P+区阻挡，表面金属与P型基区接触处是电子通道的出口。5.根据权利要求1所述的第二种单元是电子通道结构，其特征在于，这结构包括有表面金属，接触孔开口而接触孔开口可以是沟槽型的或是平面型的，P+区，P型基区，N型缓冲区和N型基区，表面金属透过接触孔与半导体表面接触，其中与表面金属接触的半导体有部份是掺杂浓度大於5el8的P+区域，有部份是掺杂浓度少於5el7的P型区域，並且从表面金属与P型基区接触处至P型基区，N型缓冲区和N型基区之间是没有P+区阻挡，表面金属与P型基区接触处是电子通道的出口。6.根据权利要求1所述的第二种单元是电子通道结构，其特征在于，这结构包括有表面金属，接触孔开口而接触孔开口可以是沟槽型的或是平面型的，P型基区，N型缓冲区和N型基区，表面金属透过接触孔与半导体表面接触，其中与表面金属接触的半导体是掺杂浓度少於5el7的P型区域，並且从表面金属与P型基区接触处至P型基区，N型缓冲区和N型基区之间是没有P+区阻挡，表面金属与P型基区接触处是电子通道的出口。7.根据权利要求1所述每端的表面都有终端区，其特征在于，若这终端区有P型区被直接地或间接地连接至表面电极，则这整个P型区都需要有N型缓冲区包围起来，如有源区的P型基区被N型缓冲区围起一样。8.根据权利要求2所述的N型缓冲区，其特征在于，在有源区中的N型缓冲区可以透过对沟槽底部注入N型掺杂离子然后加上热扩散，最后在沟槽底部的这个N型区相互连起来形成一掺杂浓渡比N型基区为高的N型缓冲区，其浓度约为Ie15Cm 3至Ie17Cm 3和厚度约为Ium 至 8um09.一种半导体双向功率器件的结构包括有两端和两端之间的N型基区，在两端中间部分付近，除了 N型基区本身的掺杂，至少有一个P型区与一个N型区，P型区的总剂量与N型区的是一样的，剂量为Ie12Cm 2。10.一种半导体双向功率器件的结构包括以下部分: (1)有两端，每端的表面都有终端区和有源区，某一端的终端区和有源区与另一端的终端区和有源区可以相同，也可以不相同； (2)任一端的有源区至少由两种不同的单元组成； 第一种单元的表面结构是沟槽型绝缘栅双极晶体管(IGBT)的表靣结构，第二种单元是电子通道结构，沟槽型绝缘栅双极晶体管的表靣结构包括有N+区，P型基区，N型缓冲区，N型基区和沟槽底的P型区，P型基区与沟槽底的P型区是不相连的，N型缓冲区在P型基区与N型基区之间，浓度约为Ie15Cm 3至Ie17Cm 3和厚度约为Ium至Sum的N型缓冲区，沟槽底的P型区的浓度约为3e14cm 3至Ie 16cm 3和厚度约为0.5um至2um。
【文档编号】H01L21/77GK105895633SQ201410740433
【公开日】2016年8月24日
【申请日】2014年12月4日
【发明人】苏冠创
【申请人】南京励盛半导体科技有限公司