包括具有裙部区域的栅极结构的半导体器件的制作方法
【专利摘要】本发明提供了一种半导体器件及其制造方法。该半导体器件包括：有源鳍，其从衬底向上突出，并且在第一方向上延伸；以及栅极结构，其在以与有源鳍交叉的第二方向上延伸，其中栅极结构的与有源鳍接触的下部的第一宽度大于栅极结构的与有源鳍间隔开的下部的第二宽度。
【专利说明】包括具有裙部区域的栅极结构的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2015年I月14日在韩国知识产权局提交的韩国专利申请N0.10-2015-0006772以及于2015年I月16日在美国专利商标局提交的美国临时专利申请N0.62/104，539的优先权，所述申请的每一个的内容以引用方式并入本文中。
技术领域
[0003]本发明涉及一种半导体器件及其制造方法。
【背景技术】
[0004]已经提出了多栅极晶体管来作为用于增大集成电路器件的密度的潜在技术。多栅极晶体管具有形成在衬底上的鳍形或纳米线形状的半导体主体以及随后形成在半导体主体表面上的栅极。由于多栅极晶体管使用三维(3D)沟道，因此容易实现多栅极晶体管的定标。另外，可在不增大多栅极晶体管的栅极长度的情况下提高电流控制能力。此外，在多栅极晶体管中，可抑制沟道区电势受漏极电压影响的短沟道效应(SCE)。
【发明内容】
[0005]本发明构思提供了具有改进的操作性能的半导体器件。
[0006]根据本发明构思的一方面，提供了一种半导体器件，其包括:有源鳍，其从衬底突出并且在第一方向上延伸;栅极结构，其在与第一方向交叉的第二方向上延伸，所述栅极结构位于所述有源鳍上；以及场绝缘层，其位于所述有源鳍的长边的底部上，所述场绝缘层的顶表面与所述有源鳍的交叉部分限定至少一条线段，其中所述栅极结构包括裙部，其在第一方向上向外延伸以覆盖所述至少一条线段的一部分同时暴露出所述至少一条线段的另一部分。
[0007]根据本发明构思的另一方面，提供了一种半导体器件，其包括:从衬底向上突出并且在第一方向上彼此平行地延伸的第一有源鳍和第二有源鳍；以及第一栅极结构，其在与第一方向交叉的第二方向上延伸，所述第一栅极结构位于所述有源鳍上并且位于第二有源鳍上，其中，第一栅极结构包括:第一裙部，在其中第一栅极结构的第一侧在第一方向上向外延伸以接触第一有源鳍的第一侧;第二裙部，在其中第一栅极结构的第二侧在第一方向上向外延伸以接触第一有源鳍的第一侧，所述第一栅极结构的第二侧与第一栅极结构的第一侧相对;第三裙部，在其中第一栅极结构的第一侧在第一方向上向外延伸以接触面对第一有源鳍的第一侧的第二有源鳍的第一侧；以及第四裙部，在其中第一栅极结构的第二侧在第一方向上向外延伸，以接触第二有源鳍的第一侧。
[0008]根据本发明构思的又一方面，提供了一种半导体器件，其包括:有源鳍，其从衬底突出并且在第一方向上延伸;栅极结构，其在与第一方向交叉的第二方向上延伸，所述栅极结构与所述有源鳍交叉；以及虚设栅极结构，其在第二方向上延伸以与有源鳍交叉，所述有源鳍具有位于所述虚设栅极结构下方的端部，其中，所述虚设栅极结构包括第一裙部，在其中所述虚设栅极结构的第一侧在第一方向上向外延伸以接触有源鳍的侧表面。
[0009]根据本发明构思的另一方面，提供了一种半导体器件，其包括:从衬底突出并且在第一方向上彼此平行地延伸的第一有源鳍和第二有源鳍;第一栅极结构，其在与第一方向交叉的第二方向上延伸，所述第一栅极结构位于第一有源鳍和第二有源鳍上；以及第二栅极结构，其与第一栅极结构平行地延伸，所述第二栅极结构位于第一有源鳍和第二有源鳍上，其中，所述第一栅极结构包括:邻近第一有源鳍的第一区以及与第一有源鳍和第二有源鳍间隔开的第二区，第一区的宽度大于第二区的宽度，并且所述第二栅极结构包括:邻近第一有源鳍的第三区以及与第一有源鳍和第二有源鳍间隔开的第四区，第三区的宽度大于第四区的宽度。
[0010]根据本发明构思的另一方面，提供了一种半导体器件，其包括:有源鳍，其从衬底突出并且在第一方向上延伸；场绝缘层，其邻近所述有源鳍的长边;栅极结构，其在场绝缘层上沿着第二方向延伸以与所述有源鳍交叉；以及间隔件，其位于所述栅极结构的至少一侧并且在第二方向上延伸，其中，所述栅极结构包括:第一部分，在其中所述栅极结构在所述间隔件下方延伸；以及第二部分，在其中所述栅极结构不在所述间隔件下方延伸。
[0011]根据本发明构思的另一方面，提供了一种半导体器件，其包括:衬底;有源鳍，其从所述衬底向上突出并且在第一方向上延伸；以及栅极结构，其在第二方向上延伸以与有源鳍交叉，其中，所述栅极结构的与所述有源鳍接触的下部的第一宽度大于所述栅极结构的与所述有源鳍间隔开的下部的第二宽度。
【附图说明】
[0012]图1是示出根据本发明构思的实施例的半导体器件的栅极结构和有源鳍的布局图；
[0013]图2是示出图1的半导体器件的栅极结构之一和有源鳍之一的透视图；
[0014]图3是沿着图1的线A-A’截取的截面图；
[0015]图4A是沿着图1的线B-B’截取的截面图；
[0016]图4B是示出图1的区Al的沿着图1的线截取的截面图；
[0017]图4C是示出了图1的区A2的沿着图1的线B2-B2’截取的截面图；
[0018]图5是示出根据本发明构思的另一实施例的半导体器件的栅极结构和有源鳍的布局图；
[0019]图6是沿着图5的线C-C’截取的截面图；
[0020]图7是示出根据本发明构思的又一实施例的半导体器件的栅极结构和有源鳍的布局图；
[0021]图8是沿着图7的线D-D’截取的截面图；
[0022]图9A是示出根据本发明构思的又一实施例的半导体器件的栅极结构和有源鳍的布局图；
[0023]图9B是沿着图9A的线E-E’截取的截面图；
[0024]图10是示出根据本发明构思的又一实施例的半导体器件的电路图；
[0025]图11是图10的半导体器件的布局图；
[0026]图12是包括根据本发明构思的一些实施例的半导体器件的片上系统(SoC)的系统框图；
[0027]图13是包括根据本发明构思的一些实施例的半导体器件的电子系统的框图；
[0028]图14至图16示出了可应用根据本发明构思的一些实施例的半导体器件的示例性半导体系统；
[0029]图17至图20是示出制造根据本发明构思的一些实施例的半导体器件的方法的示图。
【具体实施方式】
[0030]将参照附图详细描述本发明构思的实施例。然而，本发明构思可按照各种形式实现，并且不应理解为限于示出的实施例。相反，提供这些实施例作为示例，以使得本公开将是彻底和完整的，并且将把本发明构思完全传递给本领域技术人员。可以不描述有关本发明构思的一些实施例的已知的工艺、元件和技术。除非另有说明，否则相同的标号在附图和书面说明中始终指示相同的元件，因此将不重复说明。在附图中，为了清楚起见，可放大层和区的大小与相对大小。
[0031]应该理解，虽然本文中可使用术语“第一”、“第二”、“第三”等来描述多个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，在不脱离本发明构思的指教的前提下，下面讨论的第一元件、组件、区、层或部分可被称作第二元件、组件、区、层或部分。
[0032]为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下方”、“在……之上”、“上”等的空间相对术语，以便对附图所示的一个元件或特征与另一元件或特征的关系进行描述。应该理解，空间相对术语旨在涵盖使用中或操作中的器件的除图中所示取向之外的不同取向。例如，如果图中的器件颠倒，则被描述为“在其它元件或特征之下”或“在其它元件或特征下方”或“其它元件或特征下方”的元件将因此被取向为“在其它元件或特征之上”。因此，示例性术语“在……之下”和“下方”可涵盖“在……之上”和“在……之下”这两个取向。器件可按照其它方式取向(旋转90度或位于其它取向)，并且将相应地解释本文所用的空间相对描述语。另外，还应该理解，当一层被称作“位于”两层“之间”时，其可为所述两层之间的唯一层，或者也可存在一个或多个中间层。
[0033]本文所用的术语其目的仅在于描述特定实施例，并且不旨在限制本发明构思。如本文所用，除非上下文清楚地另外指明，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。应该理解，当术语“包括”用于本说明书中时，其指明存在所列特征、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、操作、元件、组件和/或它们的组。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。另外，术语“示例性”旨在表示示例或示意。
[0034]应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”、“耦接至”或“邻近于”另一元件或层时，其可直接位于另一元件或层上、直接连接至、耦接至或邻近于另一元件或层，或者可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”、“直接耦接至”或“直接邻近于”另一元件或层时，不存在中间元件或层。
[0035]除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些术语应该被解释为具有与它们在相关技术和/或本说明书的上下文中的含义一致的含义，而不应该理想化地或过于正式地解释它们。
[0036]下文中，将参照图1至图4C描述根据本发明构思的实施例的半导体器件。
[0037]图1是示出根据本发明构思的实施例的半导体器件的栅极结构和有源鳍的布局图，图2是示出图1的半导体器件的栅极结构之一和有源鳍之一的透视图，图3是沿着图1的线A-A’截取的截面图，图4A是沿着图1的线B-B’截取的截面图，图4B是示出图1的区Al的沿着图1的线B1-B1’截取的截面图，并且图4C是示出图1的区A2的沿着图1的线B2-B2’截取的截面图。注意，在图1和图2中，为了更加清楚地示出栅极结构的设计，没有示出设置在栅极结构各侧的间隔件。在图3、图4B和图4C中示出了这些间隔件。
[0038]参照图1至图4C，半导体器件I包括有源鳍Fl至F4、栅极结构GSl和GS2以及场绝缘层22。应该理解，所述半导体器件可包括更多的栅极结构和有源鳍。
[0039]有源鳍Fl至F4可从衬底10突出，并且可在第一方向X上延伸。
[0040]衬底10可包括半导体材料。例如，半导体材料可包括选自S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP中的一个或多个。然而，本发明构思的各方面不限于此，并且在本发明构思的其它实施例中，例如，衬底10可为诸如绝缘体上硅(SOI)衬底的绝缘衬底。当衬底10是SOI衬底时，可提高半导体器件I的响应速度。
[0041]如图1所示，有源鳍Fl至F4可在例如第一方向X上延伸，并且可在例如第二方向Y上彼此间隔开。
[0042]有源鳍Fl至F4中的每一个可具有长边和短边。在图1中，有源鳍Fl至F4的长边方向是第一方向X，并且有源鳍Fl至F4的短边方向是第二方向Y，但是本发明构思的各方面不限于此。例如，在本发明构思的其它实施例中，有源鳍Fl至F4的长边方向可为第二方向Y，并且有源鳍Fl至F4的短边方向可为第一方向X。
[0043]有源鳍Fl至F4可由衬底10的对应部分形成，并且可各自包括从衬底10生长的外延层。
[0044]在本发明构思的一些实施例中，有源鳍Fl至F4可包括半导体材料。例如，有源鳍Fl至F4可包括Si或SiGe。
[0045]在本发明构思的一些实施例中，有源鳍FI至F4可包括与衬底1的材料相同的材料。当衬底1包括例如S i时，有源鳍Fl至F4可包括S i。
[0046]然而，本发明构思的各方面不限于此，并且衬底10和有源鳍Fl至F4可包括不同材料。
[0047]当衬底10包括例如Si时，有源鳍Fl至F4可包括与Si不同的材料。在这种情况下，有源鳍Fl至F4可通过例如外延生长工艺形成在衬底10上。
[0048]场绝缘层22可形成在衬底10上，并且可在暴露出有源鳍Fl至F4的顶部的同时覆盖有源鳍Fl至F4的侧壁的下部。
[0049]如示出的那样，场绝缘层22可邻近于有源鳍Fl至F4的长边。
[0050]如图2所示，线段LS被限定在场绝缘层22顶表面与有源鳍Fl至F4的各个长边接触的位置。每个线段LS的一些部分可由栅极结构GSl和GS2覆盖，而它们的其它部分被暴露，这一点将在稍后详细描述。
[0051]在本发明构思的一些实施例中，场绝缘层22可包括例如选自氧化物层、氮化物层或氧氮化物层中的一个，但是本发明构思的各方面不限于此。
[0052]栅极结构GSl和GS2可在有源鳍Fl至F4上方沿着第二方向Y延伸，以与有源鳍Fl至F4交叉。
[0053]虽然栅极结构GSl和GS2在图1中示为在第二方向Y上延伸，但是本发明构思的各方面不限于此。在各实施例中，栅极结构GSl和GS2可与第一鳍和第二鳍Fl至F4交叉呈锐角和/或钝角。
[0054]如示出的那样，栅极结构GSl可在第一方向X上与栅极结构GS2间隔开。
[0055]栅极结构GSI可包括栅极绝缘层112、功函数控制层113和导电层114。
[0056]如图3所示，栅极绝缘层112可形成在有源鳍F2的顶表面上，并且可沿着间隔件111的侧壁从衬底10向上突出。
[0057]由于通过例如栅极置换工艺形成根据本实施例的栅极结构GSl，因此栅极绝缘层112可具有上述形状。
[0058]另外，如图4A所示，栅极绝缘层112可沿着场绝缘层22的顶表面和有源鳍F2的侧表面和顶表面在第二方向Y上延伸。
[0059]栅极绝缘层112可包括介电常数比二氧化硅的介电常数更高的高k材料。例如，栅极绝缘层112可包括Hf02、Zr02、La0、Al203或Ta2O5,但是本发明构思的各方面不限于此。
[0060]功函数控制层113和导电层114可构成栅电极。功函数控制层113可控制栅电极的功函数，并且导电层114可填充由功函数控制层113形成的空间。
[0061]在本发明构思的一些实施例中，功函数控制层113可包括第一金属，并且导电层114可包括与第一金属不同的第二金属。
[0062]功函数控制层113可包括沿着栅极绝缘层112的顶表面和导电层114的侧表面向上延伸的部分，如图3所示。由于通过例如栅极置换工艺形成根据本实施例的栅极结构GS1，因此功函数控制层113可具有上述形状。
[0063]另外，如图4A所示，功函数控制层113可沿着场绝缘层22的顶部和有源鳍F2的侧壁与顶部在第二方向Y上延伸。
[0064]功函数控制层113可包括例如1141、1141(:、114^、!^5丨、1^了3111(:和了3(:中的至少一个，并且导电层114可包括例如W或Al，但是本发明构思的各方面不限于此。在其它实施例中，例如，导电层114可包括诸如Si或SiGe的非金属材料。可修改功函数控制层113和导电层114以使其具有不同的配置。
[0065]间隔件111可沿着栅极结构GSl的至少一侧形成。在本发明构思的一些实施例中，间隔件111可沿着栅极结构GSl的两侧形成。
[0066]在示出的实施例中，间隔件111具有柱形，但是本发明构思的各方面不限于此。在其它实施例中，可修改间隔件111以使其具有各种其它形状。在本实施例中，间隔件111可包括例如氮化物层(例如，诸如氮化硅层)。
[0067]然而，本发明构思的各方面不限于此，并且可使用其它材料来形成间隔件111。在本发明构思的一些实施例中，间隔件111可包括例如氧化物层和氧氮化物层中的一个。
[0068]杂质外延区42可形成在位于栅极结构GSl的相对各侧的有源鳍Fl至F4上。
[0069]在本发明构思的一些实施例中，杂质外延区42可形成在有源鳍Fl至F4的刻蚀区中。杂质外延区42可填充这些对应的凹进。杂质外延区42可通过例如外延生长工艺形成在有源鳍Fl至F4上。
[0070]在本发明构思的一些实施例中，杂质外延区42可为升高的源极区或漏极区。杂质外延区42的顶表面可在衬底10上方高于有源鳍Fl至F4的顶表面。
[0071]杂质外延区42可包括半导体材料。在一些实施例中，杂质外延区42可包括例如Si，但是本发明构思的各方面不限于此。
[0072]当半导体器件I包括PMOS晶体管时，杂质外延区42可包括压应力材料。例如，压应力材料可包括晶格常数比Si的晶格常数更大的材料(例如SiGe)。压应力材料可通过将压应力施加至沟道区来提高在有源鳍Fl至F4中限定的沟道区内的载流子的迀移率。
[0073]当半导体器件I包括匪OS晶体管时，杂质外延区42可包括与衬底10的材料相同的材料或者拉应力材料。例如，当半导体器件I包括Si时，杂质外延区42可包括晶格常数比Si的晶格常数更小的材料(例如，S i C或Si P)。拉应力材料可通过将拉应力施加至沟道区来提高在有源鳍Fl至F4中限定的沟道区内的载流子的迀移率。
[0074]虽然没有特别示出，但是可形成覆盖栅极结构GSl和杂质外延区42的层间电介质层。
[0075]栅极结构GS2可具有与栅极结构GSl的配置实质上相同的配置。具体而言，栅极结构GS2可包括:栅极绝缘层122，其配置与栅极结构GSl中包括的栅极绝缘层112的配置实质上相同；以及功函数控制层123和导电层124，其配置与栅极结构GSl中包括的功函数控制层113和导电层114的配置实质上相同。
[0076]间隔件121可形成在栅极结构GS2的至少一个侧壁上。间隔件121的配置可与形成在栅极结构GSl的至少一个侧壁上的间隔件111的配置实质上相同。
[0077]在本实施例中，各个栅极结构GSl、GS2可包括裙部S，其位于栅极结构GSl、GS2的侧部与有源鳍Fl至F4之一的长边交叉的各个区域中。
[0078]如图1和图2所示，各个裙部S是在第一方向X上以弯曲的轮廓向外延伸的栅极结构GSl和GS2之一的一部分，以覆盖由场绝缘层22顶表面与对应的有源鳍Fl至F4的交叉部分限定的各线段LS的一部分。
[0079]如图2所示，每个裙部S包括栅极结构GS1、GS2的一侧的下部，所述下部比栅极结构的所述一侧的其余部分在第一方向X上向外延伸得更多，以接触有源鳍Fl至F4中的对应的一个鳍的下侧壁。
[0080]例如，如图1所示，第一裙部S-1从栅极结构GSl的左侧表面在第一方向X上向外延伸，以接触有源鳍F3的第一长边，并且第二裙部S-2从栅极结构GSl的右侧表面在第一方向X上向外延伸，以同样接触有源鳍F3的第一长边。
[0081]另外，如图1所示，第三裙部S-3从栅极结构GSl的左侧表面在第一方向X上向外延伸，以接触有源鳍F2的第一长边，并且第四裙部S-4从栅极结构GSl的右侧表面在第一方向X上向外延伸，以接触有源鳍F2的第一长边。
[0082]另外，如图1所不，第五裙部S-5从栅极结构GS2的左侧表面在第一方向X上向外延伸，以接触有源鳍F3的第一长边，并且第六裙部S-6从栅极结构GS2的右侧表面在第一方向X上向外延伸，以接触有源鳍F3的第一长边。
[0083]另外，如图1所示，第七裙部S-7从栅极结构GS2的左侧表面在第一方向X上向外延伸，以接触有源鳍F2的第一长边，并且第八裙部S-8从栅极结构GS2的右侧表面在第一方向X上向外延伸，以接触有源鳍F2的第一长边。第二裙部S-2和第五裙部S-5可彼此间隔开，从而使它们不彼此连接。类似地，第四裙部S-4和第七裙部S-7可彼此间隔开，从而使它们不彼此连接。
[0084]由于栅极结构GSl包括上面讨论的裙部S，因此其可具有宽度不同的第一区Al和第二区 A2。
[0085]具体而言，栅极结构GSl的邻近有源鳍Fl至F4的第一区Al的宽度Wl可大于栅极结构GSl的与有源鳍Fl至F4间隔开(S卩，在有源鳍Fl至F4中的两个邻近的有源鳍之间)的第二区A2的宽度W2，并且可大于栅极结构GSl的在有源鳍Fl至F4顶部的第三区A3的宽度W3。第二宽度W2可与第三宽度W3相等。
[0086]类似地，由于栅极结构GS2包括上面讨论的裙部S，因此其可具有第一区Al、第二区A2和第三区A3。各个第一区的宽度可与第二区A2和第三区A3的宽度不同。第二区A2和第三区A3可具有相同的宽度。
[0087]具体而言，栅极结构GS2的邻近于有源鳍Fl至F4的第一区Al的宽度Wl可大于栅极结构GS2的与有源鳍Fl至F4间隔开的第二区A2的宽度W2，并且可大于栅极结构GS2的在有源鳍FI至F4的顶部的第三区A3的宽度W3。
[0088]另外，由于栅极结构GS2包括上面讨论的裙部S，因此如图4B所示，栅极结构GS2可在第一区Al中的间隔件121的下部下方延伸，而不在第二区A2中的间隔件121的下部下方延伸，如图4C所示。
[0089]由于栅极结构GS2包括上面讨论的裙部S，因此栅极结构GS2的第一区Al的宽度Wl可大于栅极结构GS2的第二区A2和第三区A3各自的宽度W2和W3。
[0090]当栅极结构GSl、GS2的宽度在邻近有源鳍Fl至F4的区(例如，第一区Al)中更大时，可提尚晶体管的驱动能力，因此，可提尚半导体器件的操作性能。
[0091]图5是示出根据本发明构思的另一实施例的半导体器件2的栅极结构和有源鳍的布局图。图6是沿着图5的线C-C’截取的截面图。以下描述将集中于本实施例与先前描述的实施例之间的差异。
[0092]参照图5和图6，半导体器件2包括有源鳍F5和有源鳍F6、栅极结构GS3、虚设栅极结构DGSl、场绝缘层22和器件隔离层24。
[0093]有源鳍F5和有源鳍F6可从衬底10突出。
[0094]如图5和图6所示，有源鳍F5和有源鳍F6可以在例如第一方向X上延伸，并且可在第二方向Y上彼此间隔开。有源鳍F5和有源鳍F6中的每一个可具有长边和短边。
[0095]场绝缘层22可形成在衬底10上，并且可以在暴露出有源鳍F5和有源鳍F6的顶部的同时覆盖有源鳍F5和有源鳍F6的长边的下部。如图5和图6所示，场绝缘层22可邻近有源鳍F5和有源鳍F6的长边。
[0096]虽然没有具体示出，但是线段LS可限定在场绝缘层22的顶表面与有源鳍F5和有源鳍F6的长边接触的位置，如图2所示。可通过栅极结构GS3和虚设栅极结构DGSl覆盖这些线段LS的一些部分，同时可暴露出线段LS的其它部分。
[0097]栅极结构GS3可在第二方向Y上延伸以与有源鳍F5和有源鳍F6交叉。
[0098]栅极结构GS3的配置可与图1所示的栅极结构GSl的配置实质上相同。具体而言，栅极结构GS3中包括的栅极绝缘层142的配置可与栅极结构GSl中包括的栅极绝缘层112的配置实质上相同，并且栅极结构GS3中包括的功函数控制层143和导电层144的配置可与栅极结构GSl中包括的功函数控制层113和导电层114的配置实质上相同。
[0099]位于栅极结构GS3的至少一侧上的间隔件141的配置可与形成在栅极结构GSl的至少一侧上的间隔件111的配置实质上相同。
[0100]杂质外延区42可形成在位于栅极结构GS3的相对侧的有源鳍F5和有源鳍F6上。
[0101]器件隔离层24可从有源鳍F5和有源鳍F6的至少一侧(例如，图5的左侧)在第二方向Y上延伸。也就是说，器件隔离层24可沿着有源鳍F5和有源鳍F6的短边在第二方向Y上延伸。器件隔离层24和场绝缘层22可在有源鳍F5和有源鳍F6的长边和短边彼此相交的区域彼此相交。
[0102]虚设栅极结构DGSl可与栅极结构GS3在第一方向X上间隔开，并且可在第二方向Y上延伸。虚设栅极结构DGSl可与有源鳍F5和有源鳍F6以及器件隔离层24重叠，以随后在第二方向Y上延伸。也就是说，如示出的那样，有源鳍F5和有源鳍F6的端部可位于虚设栅极结构DGSI下方。
[0103]虚设栅极结构DGSl的配置可与栅极结构GS3的配置实质上相同。具体地说，虚设栅极结构DGSl中包括的栅极绝缘层132的配置可与栅极结构GS3中包括的栅极绝缘层142的配置实质上相同，并且虚设栅极结构DGSl中包括的功函数控制层133和导电层134的配置可与栅极结构GS3中包括的功函数控制层143和导电层144的配置实质上相同。
[0104]形成在虚设栅极结构DGSl的至少一侧的间隔件131的配置可与形成在栅极结构GS3的至少一侧的间隔件141的配置实质上相同。
[0105]杂质外延层42可形成在位于虚设栅极结构DGSl—侧的有源鳍F5和有源鳍F6上。
[0106]在本实施例中，各个栅极结构GS3、DGS1可包括裙部S，其位于栅极结构DGSUGS3的一侧与有源鳍F5和有源鳍F6之一的长边交叉的各个区域中。
[0107]裙部S可从虚设栅极结构DGSl和栅极结构GS3在第一方向X上向外延伸，以覆盖由场绝缘层22的顶表面与有源鳍F5和有源鳍F6的交叉部分限定的各线段LS的一些部分，同时暴露出线段LS的其它部分。
[0108]例如，如图5所示，第九裙部S-9从虚设栅极结构DGSl的右侧表面在第一方向X上向外延伸以接触有源鳍F5的第一长边，第十裙部S-1O从栅极结构GS3的左侧表面在第一方向X上向外延伸以接触有源鳍F5的第一长边，并且第^^一裙部S-1I从栅极结构GS3的右侧表面在第一方向X上向外延伸以接触有源鳍F5的第一长边。
[0109]从虚设栅极结构DGSl右侧表面在第一方向X上向外延伸以接触有源鳍F5第一长边的第九裙部S-9以及从栅极结构GS3左侧表面在第一方向X上向外延伸以接触有源鳍F5第一长边的第十裙部S-1O可不彼此连接，而是可彼此分离，如示出的那样。
[0110]如示出的那样，由于虚设栅极结构DGSl的左侧表面不与有源鳍F5和有源鳍F6交叉，因此在虚设栅极结构DGSl的左侧表面上可以不形成任何裙部S。
[0111]图7是示出根据本发明构思的又一实施例的半导体器件的栅极结构和有源鳍的布局图。图8是沿着图7的线D-D’截取的截面图。以下描述将集中于本实施例与先前描述的实施例之间的不同。
[0112]参照图7和图8，根据本实施例的半导体器件3与半导体器件2的不同之处在于其具有不同的虚设栅极结构配置。
[0113]具体而言，虽然半导体器件2的虚设栅极结构DGSl包括栅极绝缘层132、功函数控制层133和导电层134，但是半导体器件3的虚设栅极结构DGS2可以仅包括导电层，其包括例如Si或多晶Si。
[0114]如图8所示，间隔件151可形成在虚设栅极结构DGS2的至少一侧。
[0115]图9A是示出根据本发明构思的又一实施例的半导体器件的栅极结构和有源鳍的布局图。图9B是沿着图9A的线E-E’截取的截面图。以下描述将集中于本实施例与先前描述的实施例之间的不同。
[0116]参照图9A和图9B，根据本实施例的半导体器件4与根据先前实施例的半导体器件2在器件隔离层的配置上有所不同。
[0117]具体而言，与在根据先前实施例的半导体器件2中器件隔离层24的顶表面与有源鳍F5和有源鳍F6的顶表面位于实质上相同的高度的情况不同，在根据本实施例的半导体器件4中，器件隔离层26的顶表面可以低于有源鳍F5和有源鳍F6的顶表面。
[0118]因此，如图9A和图9B所示，虚设栅极结构DGS3的一部分可在有源鳍F5和有源鳍F6的顶表面下方延伸，并且虚设栅极结构DGS3的其它部分可以高于有源鳍F5和有源鳍F6的顶表面。
[0119]除了配置上的不同之外，虚设栅极结构DGS3可与图5和图6所示的半导体器件2的虚设栅极结构DGSl具有实质上相同的配置。
[0120]也就是说，虚设栅极结构DGS3中包括的栅极绝缘层162的配置可与虚设栅极结构DGSl中包括的栅极绝缘层132的配置实质上相同，并且虚设栅极结构DGS3中包括的功函数控制层163和导电层164的配置可与虚设栅极结构DGSl中包括的功函数控制层133和导电层134的配置实质上相同。
[0121]形成在虚设栅极结构DGS3的至少一侧上的间隔件161的配置可与形成在虚设栅极结构DGSl的至少一侧上的间隔件131的配置实质上相同。
[0122]图10是示出根据本发明构思的又一实施例的半导体器件的电路图。图11是图10的半导体器件的布局图。
[0123]参照图10，所述半导体器件可包括:一对反相器INVl和INV2，其在电源节点VCC与地节点VSS之间以并联方式电连接；以及第一传输晶体管PSl和第二传输晶体管PS2，其连接至反相器INVl和INV2各自的输出节点。第一传输晶体管PSl和第二传输晶体管PS2可分别连接至位线BL和互补位线BLb。第一传输晶体管PSl和第二传输晶体管PS2的栅极可连接至字线WL 0
[0124]第一反相器INVl包括以串联方式彼此电连接的第一上拉晶体管PUl和第一下拉晶体管TOl，并且第二反相器INV2包括以串联方式彼此电连接的第二上拉晶体管PU2和第二下拉晶体管TO2。第一上拉晶体管PUl和第二上拉晶体管PU2可为PFET晶体管，并且第一下拉晶体管roi和第二下拉晶体管TO2可为NFET晶体管。
[0125]另外，为了构成锁存电路，第一反相器INVl的输入节点连接至第二反相器INV2的输出节点，并且第二反相器INV2的输入节点连接至第一反相器INVl的输出节点。
[0126]参照图10和图11，彼此间隔开的第一有源鳍210、第二有源鳍220、第三有源鳍230和第四有源鳍240可在一个方向上(例如，在图11的上下方向上)纵向延伸。这里，第二有源鳍220和第三有源鳍230的长度可比第一有源鳍210和第四有源鳍240的长度更短。
[0127]另外，第一栅电极251、第二栅电极252、第三栅电极253和第四栅电极254形成为在另一方向上(例如，在图11的左右方向上)纵向延伸。第一栅电极251至第四栅电极254中的每一个可与第一有源鳍210至第四有源鳍240中的一个或多个交叉。
[0128]具体而言，第一栅电极251与第一有源鳍210和第二有源鳍220完全交叉，而与第三有源鳍230的端子部分地重叠。第三栅电极253与第四有源鳍240和第三有源鳍230完全交叉，而与第二有源鳍220的端子部分地重叠。第二栅电极252和第四栅电极254形成为分别与第一有源鳍210和第四有源鳍240交叉。
[0129]如示出的那样，第一上拉晶体管PUl限定在第一栅电极251与第二有源鳍220的交叉部分附近，第一下拉晶体管roi限定在第一栅电极251与第一有源鳍210的交叉部分附近，并且第一传输晶体管PSl限定在第二栅电极252与第一有源鳍210的交叉部分附近。第二上拉晶体管PU2限定在第三栅电极253与第三有源鳍230的交叉部分附近，第二下拉晶体管TO2限定在第三栅电极253与第四有源鳍240的交叉部分附近，并且第二传输晶体管PS2限定在第四栅电极254与第四有源鳍240的交叉部分附近。
[0130]虽然没有具体示出，但是源极和漏极可形成在第一栅电极251至第四栅电极254分别与第一有源鳍至第四有源鳍(210、220、230和240)交叉的部分的相对各侧，并且可形成多个接触件250。
[0131]此外，第一共享接触件261可将第二有源鳍220、第三栅电极253和布线271彼此连接。第二共享接触件262可将第三有源鳍230、第一栅电极251和布线272彼此连接。
[0132]可采用根据本发明构思的一些实施例的半导体器件中的至少一个作为SRAM的所不布局。
[0133]图12是包括根据本发明构思的实施例的半导体器件的片上系统(SoC)的系统的框图。
[0134]参照图12，SoC系统1000可包括应用处理器1001和DRAM 1060。
[0135]应用处理器1001可包括中央处理单元1010、多媒体系统1020、总线1030、存储器系统1040和外围电路1050。
[0136]中央处理单元1010可执行对SoC系统1000进行操作所需的算法操作。在本发明构思的一些实施例中，可在包括多个核的多核环境中配置中央处理单元1010。
[0137]多媒体系统1020可用于在SoC系统1000中执行多种不同的多媒体功能。多媒体系统1020可包括3D引擎模块、视频编解码器、显示系统、摄像系统和后处理器。
[0138]总线1030可用于在中央处理单元1010、多媒体系统1020、存储器系统1040和外围电路1050之间执行数据通信。在本发明构思的一些实施例中，总线1030可具有多层结构。总线1030的示例可包括多层先进高性能总线(AHB)或者多层高级可扩展接口(AXI)，但是本发明构思的各方面不限于此。
[0139]存储器系统1040可通过将AP 1001连接至外部存储器(例如，DRAM 1060)而提供高速操作所需的环境。在本发明构思的一些实施例中，存储器系统1040可包括用于控制外部存储器(例如，DRAM 1060)的分离的控制器(例如，DRAM控制器)。
[0140]外围电路1050可提供用于将SoC系统1000平稳地连接至外部装置(例如，主板)所需的环境。因此，外围电路1050可包括能够兼容地使用连接至SoC系统1000的外部装置的各种接口。
[0141]DRAM 1060可用作AP 1001的工作存储器。在本发明构思的一些实施例中，如图所示，DRAM 1060可设置在AP 1001外部。具体而言，DRAM 1060可按照层叠封装(PoP)的形式与AP 1001—起封装。
[0142]SoC系统1000的至少一个组件可采用根据本发明构思的实施例的上述半导体器件之一O
[0143]图13是包括根据本发明构思的实施例的半导体器件的电子系统的框图。
[0144]参照图13，电子系统1100可包括控制器1110、输入/输出装置(I/0)1120、存储器装置1130、接口 1140和总线1150。控制器1110、1/0 1120、存储器装置1130和/或接口 1140可通过总线1150彼此连接。总线1150对应于数据通过其移动的路径。
[0145]控制器1110可包括微处理器、数字信号处理器、微控制器以及能够具有与微处理器、数字信号处理器和微控制器的那些功能相似的功能的逻辑元件中的至少一个。I/o装置1120可包括小键盘、键盘、显示装置等。存储器1130可存储数据和/或命令。接口 1140可执行将数据发送至通信网络或从通信网络接收数据的功能。接口 1140可为有线或无线的。例如，接口 1140可包括天线或有线/无线收发器等。
[0146]虽然未示出，但是电子系统1100还可包括作为工作存储器的高速DRAM和/Ssram，其用于改进控制器1110的操作。可采用根据本发明构思的实施例的半导体器件作为工作存储器。
[0147]另外，根据本发明构思的实施例的半导体器件可设置在存储器装置1130中，或者可设置在控制器Il1或I/O 1120的一些组件中。
[0148]电子系统1100可应用于个人数字助理(PDA)、便携式计算机、上网平板、无线电话、移动电话、数字音乐播放器、存储卡或能够在无线环境中发送和/或接收信息的任何类型的电子装置。
[0149]图14至图16示出了可应用根据本发明构思的一些实施例的半导体器件的示例性半导体系统。
[0150]图14示出了其中根据本发明构思的实施例的半导体器件应用于平板PC(1200)的示例，图15示出了其中根据本发明构思的实施例的半导体器件应用于笔记本计算机(1300)的示例，并且图16示出了其中根据本发明构思的实施例的半导体器件应用于智能电话(1400)的示例。可针对平板PC 1200、笔记本计算机1300、智能电话1400等采用根据本发明构思的一些实施例的半导体器件中的至少一个。
[0151]另外，根据本发明构思的一些实施例的半导体器件也可应用于本文未示出的其它集成电路装置。
[0152]也就是说，在上述实施例中，仅将平板PC1200、笔记本计算机1300和智能电话1400示例为包括根据本发明构思的实施例的半导体器件，但是本发明构思的各方面不限于此。
[0153]在本发明构思的一些实施例中，所述半导体器件可实现为计算机、超级移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、上网平板、无线电话、移动电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒子、数码相机、3维(3D)电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器等。
[0154]图17至图20是示出用于制造根据本发明构思的一些实施例的半导体器件的方法的示图。
[0155]参照图17，有源鳍F2形成为从衬底10向上突出。有源鳍F2可在第一方向X上延伸。
[0156]具体而言，在本发明构思的一些实施例中，可通过对衬底10进行刻蚀而形成有源鳍F2。在其它实施例中，可通过在衬底10上形成包括半导体材料的外延层以及将外延层图案化来形成有源鳍F2。
[0157]接着，在衬底10上形成覆盖有源鳍F2的底部的场绝缘层22。然后，在场绝缘层22和有源鳍F2上形成导电层72。这里，导电层72可包括例如多晶硅(多晶Si)。
[0158]接着，参照图18，将导电层72图案化，从而使其与有源鳍F2交叉。可将导电层72图案化，以在其中导电层72和有源鳍F2彼此邻近的区域中形成裙部S。
[0159]参照图19，间隔件74可形成在导电层72的相对各侧。间隔件74可包括例如绝缘材料，例如，所述绝缘材料诸如氮化硅层或氧氮化硅层。
[0160]参照图20，去除导电层(图19的72)。作为去除导电层(图19的72)的结果，可在间隔件74下方形成裙部孔SH。
[0161]然后，在各间隔件74之间形成包括栅极绝缘层(例如，图3的112)、功函数控制层(例如，图3的113)和导电层(例如，图3的114)的栅极结构GSl，并且可按照实质上相同的方式形成半导体器件I至4的栅极结构GSl至GS3。
[0162]此外，器件隔离层(例如，图6的24、图9B的26)可形成在有源鳍F2的一侧，半导体器件2和半导体器件4的虚设栅极结构DGSl和DGS3可按照实质上相同的方式形成。
[0163]最终，如果允许保留而不去除图19所示的导电层72，则也可形成半导体器件3的虚设栅极结构DGS2。
[0164]虽然已经参照本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可对其作出形式和细节上的各种改变。因此，期望本实施例在所有方面被视为示意性而非限制性的，应该参照权利要求而非以上描述来指明本发明构思的范围。
【主权项】
1.一种半导体器件，包括: 有源鳍，其从衬底突出，并且在第一方向上延伸； 栅极结构，其在与第一方向交叉的第二方向上延伸，所述栅极结构位于所述有源鳍上；以及 场绝缘层，其位于所述有源鳍的长边的底部上，所述场绝缘层的顶表面与所述有源鳍的交叉部分限定至少一条线段， 其中，所述栅极结构包括裙部，其在第一方向上向外延伸以覆盖所述至少一条线段的一部分同时暴露出所述至少一条线段的另一部分。2.根据权利要求1所述的半导体器件，其中，所述栅极结构包括: 栅极绝缘层； 位于所述栅极绝缘层上的功函数控制层；以及 位于所述功函数控制层上的导电层。3.根据权利要求2所述的半导体器件，其中，所述功函数控制层包括第一金属，并且所述导电层包括与第一金属不同的第二金属。4.根据权利要求2所述的半导体器件，其中，所述栅极绝缘层沿着间隔件的侧壁延伸，所述间隔件沿着所述栅极结构的至少一侧形成。5.根据权利要求1所述的半导体器件，其中，所述有源鳍上方的栅极结构的侧部的一部分限定了竖直延伸的平面，并且其中所述裙部从所述竖直延伸的平面在第一方向上向外弯曲，以接触所述有源鳍的长边。6.根据权利要求1所述的半导体器件，其中，所述栅极结构包括:包括所述裙部的邻近于有源鳍的长边的第一区以及不包括所述裙部的与有源鳍的长边间隔开的第二区，所述栅极结构的第一区的宽度大于所述栅极结构的第二区的宽度。7.根据权利要求1所述的半导体器件，还包括从所述有源鳍的至少一侧在第二方向上延伸的器件隔离层， 其中，所述器件隔离层的顶表面低于所述有源鳍的顶表面，并且所述栅极结构位于所述器件隔离层的顶表面上以及所述有源鳍的顶表面上。8.根据权利要求7所述的半导体器件，其中，所述栅极结构的第一部分在所述有源鳍的顶表面下方延伸，并且所述栅极结构的第二部分位于所述有源鳍的顶表面上方。9.一种半导体器件，包括: 有源鳍，其从衬底突出并且在第一方向上延伸； 栅极结构，其在与第一方向交叉的第二方向上延伸，所述栅极结构与所述有源鳍交叉；以及 虚设栅极结构，其在第二方向上延伸以与所述有源鳍交叉，所述有源鳍具有位于虚设栅极结构下方的端部， 其中，所述虚设栅极结构包括第一裙部，在其中所述虚设栅极结构的第一侧在第一方向上向外延伸以接触所述有源鳍的侧表面。10.根据权利要求9所述的半导体器件，其中，所述栅极结构包括:第二裙部，在其中所述栅极结构的第一侧在第一方向上向外延伸以接触所述有源鳍的侧表面；以及第三裙部，在其中所述栅极结构的第二侧在第一方向上向外延伸以接触所述有源鳍的侧表面。11.根据权利要求10所述的半导体器件，其中，所述第一裙部与所述第二裙部间隔开。12.根据权利要求9所述的半导体器件，其中，所述虚设栅极结构的第二侧不包括任何裙部。13.根据权利要求9所述的半导体器件，其中，所述虚设栅极结构和所述栅极结构中的每一个包括:栅极绝缘层;位于所述栅极绝缘层上并且包括第一金属的功函数控制层；以及位于所述功函数控制层上并且包括与第一金属不同的第二金属的导电层。14.根据权利要求9所述的半导体器件，其中，所述栅极结构包括: 栅极绝缘层； 功函数控制层，其位于所述栅极绝缘层上，并且包括第一金属；以及 第一导电层，其位于所述功函数控制层上，并且包括第二金属， 其中，所述虚设栅极结构包括第二导电层，所述第二导电层包括硅。15.根据权利要求9所述的半导体器件，还包括器件隔离层，其从所述有源鳍的至少一侧延伸并且在第二方向上延伸， 其中，所述器件隔离层的顶表面低于所述有源鳍的顶表面，并且所述虚设栅极结构与所述器件隔离层和所述有源鳍重叠。16.—种半导体器件，包括: 衬底； 有源鳍，其从所述衬底向上突出并且在第一方向上延伸； 栅极结构，其在第二方向上延伸以与所述有源鳍交叉， 其中，所述栅极结构的与所述有源鳍接触的下部的第一宽度大于所述栅极结构的与所述有源鳍间隔开的下部的第二宽度。17.根据权利要求16所述的半导体器件，其中，位于所述有源鳍的顶表面上方的栅极结构的上部的第三宽度小于所述第一宽度。18.根据权利要求16所述的半导体器件，其中，所述栅极结构的下部包括在第一方向上向外延伸的裙部，所述栅极结构的包括裙部的部分具有所述第一宽度。19.根据权利要求18所述的半导体器件，其中，栅极结构的位于所述有源鳍的顶表面上方的上部限定了竖直平面，并且其中所述裙部从所述竖直平面在第一方向上向外延伸。20.根据权利要求16所述的半导体器件，其中，所述裙部具有弯曲的轮廓。
【文档编号】H01L29/78GK105895698SQ201610023864
【公开日】2016年8月24日
【申请日】2016年1月14日
【发明人】刘庭均, 严命允, 朴永俊, 李廷骁, 河智龙, 黃俊善
【申请人】三星电子株式会社