用于形成具有紧密间距的互连结构的互连层的方法

用于形成具有紧密间距的互连结构的互连层的方法
【专利摘要】本发明描述了用于在电介质层内形成具有紧密间距的互连结构的互连层的工艺，其中，沟槽和过孔用于在金属化之前形成具有相对低的纵横比的互连结构。该低纵横比可以降低或基本上消除在沉积金属化材料时在金属化材料内形成孔隙的可能性。本文中的实施例可以通过允许去除结构的工艺来实现这种相对低的纵横比，该工艺用于在金属化之前形成沟槽和过孔。
【专利说明】
用于形成具有紧密间距的互连结构的互连层的方法
技术领域
[0001] 本说明书的实施例总体上涉及微电子器件制造的领域，并且更具体而言，涉及在 电介质层内形成具有紧密间距的互连结构的互连层。用于形成互连结构的沟槽和过孔在金 属化之前被制造成具有相对低的纵横比，其中，低纵横比降低或基本上消除了在沉积金属 化材料时在金属化材料内形成孔隙(VO id)的可能性。
【背景技术】
[0002] 微电子工业不断地努力以生产更快和更小的微电子器件来用于各种移动电子产 品（例如，便携式计算机、电子平板电脑、蜂窝电话、数码相机等）中。随着这些目标被实现， 对微电子器件的制造变得更加具有挑战性。一个这种具有挑战性的方面涉及互连层，该互 连层用于连接微电子芯片上的个体器件和/或用于发送和/或接收（多个)个体器件外部的 信号。互连层通常包括具有耦合到个体器件的导电互连件(线）的电介质材料，例如铜和铜 合金。互连件(线)通常包括金属线部分和金属过孔部分，其中，金属线部分形成在电介质材 料内的沟槽中并且金属过孔部分形成在过孔开口内，该过孔开口从沟槽延伸穿过电介质材 料。要理解的是，可以形成多个互连层(例如，五个或六个层级），以实现期望的电连接。
[0003] 由于这些互连件以较小的间距(例如，较窄和/或彼此更加靠近)被制作，所以在期 望的互连层内及其之间正确地对准沟槽和过孔变得越来越困难。具体而言，在制作期间，由 于自然制作变化，过孔边缘相对于要接触的互连层或线的位置将会有所变化(例如，未对 准）。然而，过孔必须允许一个互连层连接到期望的下层互连层或线，而不会错误地连接到 不同的互连层或线。如果过孔未对准并且接触错误的金属特征(例如，错过下面的线和/或 连接两条线），则微电子芯片可能会短路从而导致电气性能下降。用于解决这个问题的一种 解决方法是减小沟槽和过孔尺寸(例如，使过孔较窄）。然而，减小沟槽和过孔尺寸意味着沟 槽和过孔的开口的纵横比可能是高的。对于本领域技术人员将理解的是，高纵横比可能会 由于在沉积用于形成互连件的导电材料(金属化)期间的孔隙而导致潜在的产量降低。
【附图说明】
[0004] 在本说明的总结部分中特别指出并且明确地要求保护本公开内容的主题。结合附 图，根据以下描述和所附权利要求，本公开内容的前述特征和其它特征将变得更加充分地 显而易见。要理解的是，附图仅描绘了根据本公开内容的若干实施例，并且因此不被认为是 对其范围进行限制。将通过使用附图以附加特性和细节来描述本公开内容，以使得可以更 加容易地确认本公开内容的优点，在附图中：
[0005] 图1-28示出了根据本说明书的实施例形成互连层的方法的横截面视图。
[0006] 图29是根据本说明书的实施例制造互连层的过程的流程图。
[0007] 图30示出了根据本说明书的一个实施方式的计算设备。
【具体实施方式】
[0008] 在以下【具体实施方式】中，参考了附图，该附图以例示的方式示出了其中可以实践 所要求保护的主题的具体实施例。以足够的细节描述了这些实施例，以使本领域技术人员 能够实践本主题。要理解的是，各个实施例尽管不同，但未必是相互排斥的。例如，本文中结 合一个实施例所述的特定特征、结构或特性可以在其它实施例中被实施，而不脱离所要求 保护的主题的精神和范围。在此说明书中对"一个实施例"或"实施例"的引用意味着结合该 实施例所描述的特定特征、结构、或特性包括在本说明内所涵盖的至少一个实施方式中。因 此，对短语"一个实施例"或"在实施例中"的使用不一定指的是相同的实施例。另外，要理解 的是，可以修改每个所公开的实施例内的个体要素的位置或布置，而不脱离所要求保护的 主题的精神和范围。因此，不应以限制性意义理解以下【具体实施方式】，并且仅由所附权利要 求书来限定主题的范围，适当地解释的情况下，与所附权利要求书的等同形式的整个范围 来一起限定主题的范围。在附图中，遍及若干视图，类似的附图标记可以指代相同或相似的 要素或功能，并且其中所描绘的要素不一定是彼此成比例的，而是可以放大或缩小个体要 素以便于在本说明书的上下文中更加容易地理解要素。
[0009] 如本文中所使用的术语"之上"、"到"、"之间"和"上"可以指的是一个层相对于其 它层的相对位置。在另一层"之上"或"上"或者接合"到"另一层的一个层可以与其它层直接 接触或者可以具有一个或多个居间层。在层"之间"的一个层可以与该层直接接触或者可以 具有一个或多个居间层。
[0010] 本说明书的实施例包括在电介质层内形成具有紧密间距互连结构的互连层，其 中，沟槽和过孔用于在金属化之前形成具有相对低的纵横比的互连结构。低纵横比可以降 低或基本上消除在沉积金属化材料时在金属化材料内形成孔隙的可能性。本说明书的实施 例可以通过允许去除结构的工艺来实现这种相对低的纵横比，该工艺用于在金属化之前形 成沟槽和过孔。
[0011 ]图1示出了用于主干(backbone)图案化的叠置层。叠置层100可以包括形成在衬底 102上的电介质层104、形成在电介质层104上的第一硬掩模层106、形成在第一硬掩模层106 上的主干材料108、形成在主干材料108上的第二硬掩模层112、形成在第二硬掩模层112上 的牺牲硬掩模层114、形成在牺牲硬掩模层114上的第一抗反射涂层116、以及被图案化在第 一抗反射涂层116上的第一光致抗蚀剂材料118。可以通过任何公知技术来沉积叠置层100 的部件，出于清楚和简洁的目的在本文中将不会对这些技术进行讨论。
[0012] 衬底102可以是具有电路器件（未示出）、包括晶体管等的微电子芯片、晶圆衬底 (例如，硅晶圆的部分)等，其中，接触部结构(示为第一接触部结构120A和第二接触部结构 120B)可以与电路器件电连通。此外，衬底102可以是互连层，其中，接触部结构120A、120B如 将讨论的可以是互连件。
[0013] 在一个实施例中，电介质层104可以是例如介电常数(k)小于二氧化硅(Si02)的介 电常数的材料(例如，"低k"电介质材料）。代表性低电介质材料包括包含娃、碳、和/或氧的 材料，该材料可以被称为聚合物并且是本领域公知的。在一个实施例中，电介质层104可以 是多孔的。
[0014] 在一个实施例中，第一硬掩模层106、第二硬掩模层112、以及牺牲硬掩模层114可 以是电介质材料。代表性电介质材料可以包括，但不限于，各种氧化物、氮化物、以及碳化 物，例如氧化硅、氧化钛、氧化铪、氧化铝、氮氧化物、氧化锆、硅酸铪、氧化镧、氮化硅、氮化 硼、非晶碳、碳化硅、氮化铝、以及其它类似的电介质材料。在一个实施例中，例如通过等离 子体沉积工艺来将第一硬掩模层106沉积到一定厚度以用作下层电介质层104的掩模(例 如，根据在接下来的工艺步骤中使用的能量来防止对电介质材料的不期望的改型）。在一个 实施例中，代表性的厚度是不会显著影响组合的电介质层104和第一硬掩模层106的总介电 常数但最多会轻微地影响这种总介电常数的厚度。在一个实施例中，代表性厚度大约为30 埃( A) ±:20A。在另一个实施例中，代表性厚度大约为2纳米到5纳米(纳米)。
[0015] 主干材料108可以包括，但不限于，多晶硅、非晶硅、非晶碳、氮化硅、碳化硅、以及 错。
[0016] 如图2中所示，可以蚀刻图1中的叠置层100,其中，第二硬掩膜层112用作蚀刻停止 部。蚀刻导致第一光致抗蚀剂材料118图案被转移到牺牲硬掩模层114中。如图2中所示，可 以去除第一光致抗蚀剂材料118和第一抗反射涂层116,产生经图案化的牺牲硬掩模结构 122〇
[0017] 如图3中所示，可以在图2中所示的结构之上沉积共形间隔体材料层124。可以通过 本领域公知的任何共形沉积技术来沉积该共形间隔体材料层124,并且该共形间隔体材料 层124可以包括任何适当的材料，这些材料包括，但不限于，二氧化硅、氮化硅、碳化硅、以及 非晶硅。如图4中所示，可以各向异性地蚀刻该共形间隔体材料层124,并且可以去除牺牲硬 掩模结构122以形成第一间隔体126。
[0018] 如图5中所示，可以蚀刻图4中的结构，其中，第一硬掩模层106用作蚀刻停止部。蚀 刻导致第一间隔体126的图案被转移到主干材料108中，产生覆盖有第二硬掩模层112的部 分的经图案化的主干结构128。在一个实施例中，第二硬掩模层112可以保留以在接下来的 处理过程(例如，如将讨论的沟槽和过孔的形成）中保护主干材料108。在另一个实施例中， 可以去除第二硬掩模层112。
[0019] 如图6中所示，可以在图5中所示的结构之上沉积共形侧间隔体材料层132。可以通 过本领域公知的任何共形沉积技术来沉积共形侧间隔体材料层132,并且共形侧间隔体材 料层132可以包括任何适当的材料，这些材料包括，但不限于，二氧化硅、氮化硅、氧化钛、氧 化铪、氧化锆、氮化铝、以及非晶硅。
[0020] 如图7中所示，可以在共形侧间隔体材料层132之上沉积第三硬掩模134，可以在第 三硬掩模134之上形成第二抗反射涂层136,并且可以将第二光致抗蚀剂材料138图案化在 第二抗反射涂层136上。如图8中所示，可以蚀刻图7中的结构，以去除第三硬掩模134和第二 抗反射涂层136的未受到经图案化的第二光致抗蚀剂材料138(参见图7)的保护的部分，其 中，共形侧间隔体材料层132用作蚀刻停止部。如图9中所示，可以各向异性地蚀刻图8中的 结构，而穿过在邻近的经图案化的主干结构128之间的共形侧间隔体材料132、穿过第一硬 掩模层106的部分、并且到电介质层104中，由此在电介质层104内形成至少一个第一沟槽 142,其中，可以通过经图案化的第三硬掩模134来保护共形侧间隔体材料层132的部分免于 蚀刻。要理解的是，沟槽142可以从图9的平面垂直地延伸。对共形侧间隔体材料层132的蚀 刻可以导致沿着经图案化的主干结构128的侧146而形成侧间隔体144。
[0021] 如图10中所示，可以去除第三硬掩模134、第二抗反射涂层136、以及第二光致抗蚀 剂材料138,并且可以沉积第四硬掩模152,可以在第四硬掩模152之上沉积第三抗反射涂层 154，并且可以将第三光致抗蚀剂材料156图案化在第三抗反射涂层154上以使得其中的至 少一个开口与相应的第一沟槽142对准。如图11和图12中所不，可以蚀刻第四硬掩模152的 部分而穿过开口 158,并且可以蚀刻电介质材料104的其它部分以形成第一过孔160,该第一 过孔160从第一沟槽142延伸到相应的第一接触部结构120A。
[0022]如图13中所示，可以去除第四硬掩模152、第三抗反射涂层154、以及第三光致抗蚀 剂材料156,并且可以沉积过孔硬掩模162。在一个实施例中，可以从材料中选择过孔硬掩模 162,该材料是可以在存在用于电介质材料104和第一硬掩模层106的材料以及任何下层金 属(例如，用于接触部结构120A、120B的材料）的情况下可选择性地去除的。在实施例中，如 本领域技术人员将理解的，过孔硬掩模162可以是碳硬掩模，例如非晶碳材料。在另一个实 施例中，过孔硬掩模162可以是金属或金属氮化物，例如氮化钛、钴、钌、或者其组合，这些金 属或金属氮化物对于下层金属是可选择性地去除的。
[0023] 如图14中所示，可以回蚀刻过孔硬掩模162,以从第一沟槽142中去除过孔硬掩模 162的部分，而留下过孔硬掩模162的位于第一过孔160内的部分。要理解的是，过孔硬掩模 162的部分可以保留在第一沟槽142中。
[0024] 如图15中所示，可以在图14中的结构之上沉积牺牲材料164,其中，牺牲材料164被 沉积在第一沟槽142内。在一个实施例中，可以从材料中选择牺牲材料164，该材料可以机械 地和化学地经受其它处理步骤并且可以在存在用于电介质层104的材料和任何下层金属 (例如，用于接触部结构120A、120B的材料）的情况下可选择性地去除的。在实施例中，牺牲 材料164可以包括，但不限于，氧化钛、氮化钛、钌、以及钴。
[0025] 如图16中所示，例如可以通过化学机械平面化对图15中的结构进行抛光，以去除 牺牲材料164的部分和第二硬掩模层112 (如果存在的话)并且暴露出主干结构128。
[0026] 如图17中所示，可以在图16中的结构之上沉积第五硬掩模166(例如，碳硬掩模）， 可以在第五硬掩模166之上沉积第四抗反射涂层168,并且可以将第四光致抗蚀剂材料172 图案化在第四抗反射涂层168上以在其中具有至少一个开口 174。如图18中所示，可以蚀刻 第五硬掩模166以暴露出图17中的结构的期望的部分。如图19中所示，可以蚀刻掉主干结构 128(参见图18)，其中，蚀刻继续穿过通过去除主干结构128而暴露出的第一硬掩模层106的 部分并且到电介质层104中，由此在电介质层104内形成至少一个第二沟槽176。在一个实施 例中，图19中的结构可以暴露于反应气体(例如，碳氟化合物、氧气、氯气和/或三氯化硼）的 等离子体，其能够将主干结构128、第一硬掩模层106、以及电介质层104蚀刻至期望深度而 不蚀刻侧间隔体144和牺牲材料164。
[0027]如图20中所示，可以去除保留的第五硬掩模166和第四抗反射涂层168,并且可以 在图19中的结构之上沉积第六硬掩模17 8 (例如，碳硬掩模)从而填充第二沟槽17 6，可以在 第六硬掩模178之上沉积第五抗反射涂层182,并且可以将第五光致抗蚀剂材料184图案化 在第五抗反射涂层182上，以使得其中的至少一个开口 186与相应的第二沟槽176(参见图 19)对准。如图21中所示，可以蚀刻第六硬掩模178的部分而穿过开口 186，并且可以蚀刻电 介质材料104的其它部分以形成第二过孔188,该第二过孔188从第二沟槽176延伸到相应的 第二接触部结构120B。
[0028]如图22中所示，可以去除并且用填充材料192来替换第六硬掩模178、第五抗反射 涂层182、以及第五光致抗蚀剂材料184(参见图20)，该填充材料192延伸到第二沟槽176和 第二过孔188中（参见图21)。在一个实施例中，填充材料192可以包括碳硬掩模，例如非晶碳 材料。如图23中所示，可以任选地回蚀刻填充材料192,以暴露出侧间隔体144而留下第八硬 掩模192的位于第二沟槽176和第二过孔188内的部分(参见图21)。
[0029] 如图24中所示，例如可以通过光学机械抛光对图23中的结构进行抛光，以暴露出 第一硬掩模层106。如图25中所示，随后可以从第一沟槽142中选择性地去除牺牲材料164。 如图26中所示，可以从第二沟槽176和第二过孔188中选择性地去除第八硬掩模192,并且可 以从第一过孔160中去除过孔硬掩模162。在一个实施例中，在如先前所讨论的第八硬掩模 192和过孔硬掩模162是碳硬掩模的情况下，可以利用单灰化和清洁工艺(如本领域公知的） 来去除这些硬掩模。
[0030] 如图27中所示，可以在图26中的结构之上沉积导电材料194,以填充第一沟槽142、 第一过孔160、第二沟槽176、以及第二过孔188。导电材料194可以由诸如金属(包括，但不限 于，铜、铝、钨、钴、钌等）之类的任何适当的导电材料组成，具有或不具有内衬材料(例如， 钽、氮化钽、或氮化钛）。要理解的是，可以在沉积导电材料194之前去除第一硬掩模层106。
[0031] 如图28中所示，可以对图27中的结构进行抛光，以去除导电材料194的部分和第一 硬掩模层106(如果存在的话)从而暴露出电介质材料104,由此形成互连件196。互连件196 例如可以是用于提供到器件和器件之间的连接的布线，该器件连接到其它互连层或线。互 连件196可以具有类似的大小和尺寸，并且还可以互相平行。另外，互连件196的间距P(参见 图23)可以相对小，以使得它们被认为具有紧密的间距，例如小于约80nm的互连件间距P。 [0032]再次参考图23,在如图24中所示进行抛光以去除第一硬掩模层106上方的侧间隔 体144和其它结构之前，对于具有小于约40nm的间距P的沟槽，沟槽(参见图24中的第一沟槽 142和第二沟槽176)的纵横比（即，高比宽）可以大于约8:1(例如，H1:W)，并且过孔(参见图 26中的第一过孔160和第二过孔188)的纵横比可以大于约10:1(例如，H2:W)。如图24中所 示，在抛光之后，沟槽的纵横比（即，高比宽）（例如，H1'：W)和过孔的纵横比（例如，H2'：W)可 以小于约4:1。如先前所讨论的，低纵横比可以减少或基本上消除在沉积导电材料194时(参 见图27)在导电材料194内形成孔隙的可能性。
[0033]图29是根据本说明书的实施例制造微电子结构的过程200的流程图。如方框202中 所阐述的，可以在衬底上形成电介质层。如方框204中所阐述的，可以在电介质层上形成硬 掩模层。如方框206中所阐述的，可以在硬掩模层上形成多个主干结构。如方框208中所阐述 的，可以邻近多个主干结构中的每个结构的侧来形成侧间隔体。如方框210中所阐述的，可 以在邻近的侧间隔体之间对第一硬掩模的部分和电介质层的部分进行蚀刻，以在电介质层 中形成至少一个第一沟槽，该侧间隔体位于至少两个邻近的主干结构之间。如方框212中所 阐述的，可以在至少一个第一沟槽中沉积牺牲材料。如方框214中所阐述的，可以去除至少 一个主干结构并且可以对硬掩模层和电介质层的存在于主干结构下方的部分进行蚀刻，以 形成至少一个第二沟槽。如方框216中所阐述的，可以在至少一个第二沟槽中沉积填充材 料。如方框218中所阐述的，可以去除侧间隔体。如方框220中所阐述的，可以从至少一个第 一沟槽中去除牺牲材料。如方框222中所阐述的，可以从至少一个第二沟槽中去除填充材 料。如方框224中所阐述的，在至少一个第一沟槽和至少一个第二沟槽中沉积导电材料。 [0034]图30示出了根据本说明书的一个实施方式的计算设备300。计算设备300容纳板 302。板302可以包括多个部件，包括但不限于处理器304和至少一个通信芯片306A、306B。处 理器304物理耦合和电耦合到板302。在一些实施方式中，至少一个通信芯片306A、306B也物 理耦合和电耦合到板302。在其它实施方式中，通信芯片306A、306B是处理器304的一部分。 [0035]取决于其应用，计算设备300可以包括可以物理耦合和电耦合到板302的其它部件 或者可以不物理耦合和电耦合到板302的其它部件。这些其它部件包括，但不限于，易失性 存储器(例如，DRAM)、非易失性存储器(例如，R0M)、闪速存储器、图形处理器、数字信号处理 器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、 视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照 相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等）。
[0036] 通信芯片306A、306B实现了用于往来于计算设备300的数据传送的无线通信。术语 "无线"及其派生词可以用于描述:可以通过使用经调制的电磁辐射经由非固体介质来传输 数据的电路、设备、系统、方法、技术、通信信道等。该术语并非要暗示相关联的设备不包含 任何导线，尽管在一些实施例中相关联的设备可以不包含任何导线。通信芯片306可以实施 多个无线标准或协议中的任一种，这些标准或协议包括，但不限于，Wi-Fi (IEEE 802.11 族）、WiMAX(IEEE 802 · 16族）、IEEE 802 · 20、长期演进（LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、 EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的派生物、以及被命名为3G、4G、5G及更高代的 任何其它无线协议。计算设备300可以包括多个通信芯片306A、306B。例如，第一通信芯片 306A可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片306B可以专用 于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
[0037]计算设备300的处理器304包括被封装在处理器304内的集成电路管芯。在本说明 书的一些实施方式中，处理器的集成电路管芯可以连接到具有根据上述实施方式形成的一 个或多个互连层的其它器件。术语"处理器"可以指代对来自寄存器和/或存储器的电子数 据进行处理以将该电子数据转换为可以被存储在寄存器和/或存储器中的其它电子数据的 任何器件或器件的一部分。
[0038] 通信芯片306A、306B还包括被封装在通信芯片306A、306B内的集成电路管芯。根据 本说明书的另一个实施方式，通信芯片的集成电路管芯可以连接到具有根据上述实施方式 形成的一个或多个互连层的其它器件。
[0039] 在其它实施方式中，容纳在计算设备300内的另一个部件可以包含集成电路管芯， 该集成电路管芯包括根据本说明书的实施例的互连件。
[0040] 在各个实施方式中，计算设备300可以是膝上型计算机、上网本、笔记本、超级本、 智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、 打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频 录像机。在其它实施方式中，计算设备300可以是对数据进行处理的任何其它电子设备。
[0041] 要理解的是，本说明书的主题不必限于图1-图30中所示的具体应用。如本领域技 术人员将理解的，该主题可以适用于其它微电子器件和组件应用以及任何适当的电子应 用。
[0042] 以下示例涉及其它实施例。示例中的细节可以用于一个或多个实施例中的任何地 方。
[0043] 在示例1中，一种形成微电子结构的方法，该方法可以包括:在衬底上形成电介质 层;在电介质层上形成硬掩模层;在硬掩模层上形成多个主干结构;邻近该多个主干结构中 的每个主干结构的侧形成侧间隔体;在位于至少两个邻近的主干结构之间的邻近的侧间隔 体之间，对第一硬掩模的部分和电介质层的部分进行蚀刻，以形成至少一个第一沟槽;在至 少一个第一沟槽中沉积牺牲材料;去除至少一个主干结构，并且可以对硬掩模层和电介质 层的存在于该至少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽;在该至 少一个第二沟槽中沉积填充材料;去除侧间隔体;从该至少一个第一沟槽中去除牺牲材料； 从该至少一个第二沟槽中去除填充材料；以及在该至少一个第一沟槽和该至少一个第二沟 槽中沉积导电材料。
[0044] 在示例2中，示例1的主题可以任选地包括形成多个主干结构，其包括:在第一硬掩 模上沉积主干材料;对邻近主干材料的间隔体进行图案化；以及对主干材料进行蚀刻以将 间隔体的图案转移到主干材料中。
[0045] 在示例3中，示例2的主题可以任选地包括对邻近主干材料的间隔体进行图案化， 其包括:对邻近主干材料的牺牲硬掩模结构进行图案化;在多个主干结构之上沉积共形间 隔体材料层;对共形间隔体材料层进行各向异性蚀刻；以及去除牺牲硬掩模结构。
[0046] 在示例4中，示例1至3中的任一示例的主题可以任选地包括邻近多个主干结构中 的每个主干结构的侧而形成侧间隔体，其包括:在多个主干结构之上沉积共形侧间隔体材 料层；以及对所述共形侧间隔体材料层进行各向异性蚀刻。
[0047] 在示例5中，示例1至4中的任一示例的主题可以任选地包括去除侧间隔体，其包括 将侧间隔体抛光掉。
[0048] 在示例6中，示例1至5中的任一示例的主题可以任选地包括在至少一个第二沟槽 中沉积牺牲材料，其包括对选自由氮化钛、钌、和钴构成的组的材料进行沉积。
[0049] 在示例7中，示例1至6中的任一示例的主题可以任选地包括在至少一个第二沟槽 中沉积填充材料，其包括在至少一个第二沟槽中沉积碳硬掩模。
[0050] 在示例8中，示例1至7中的任一示例的主题可以任选地包括在衬底上形成电介质 层，其包括形成低k电介质层。
[0051] 在示例9中，示例1至8中的任一示例的主题可以任选地包括在硬掩模层上形成多 个主干结构，其包括从选自由多晶硅、非晶硅、非晶碳、氮化硅和锗构成的组的材料来形成 多个主干结构。
[0052] 在示例10中，示例1至9中的任一示例的主题可以任选地包括在至少一个第一沟槽 和至少一个第二沟槽中沉积导电材料，其包括沉积金属。
[0053]在示例11中，一种形成微电子结构的方法，该方法可以包括:在衬底上形成电介质 层，其中，衬底包括第一接触部结构和第二接触部结构;在电介质层上形成硬掩模层;在硬 掩模层上形成多个主干结构；邻近多个主干结构中的每个主干结构的侧而形成侧间隔体； 在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对第一硬掩模的部分和电介 质层的部分进行蚀刻，以形成至少一个第一沟槽;形成第一过孔，该第一过孔从至少一个第 一沟槽延伸到衬底第一接触部结构;在至少一个第一沟槽中沉积牺牲材料;去除至少一个 主干结构，并且对硬掩模层的和电介质层的存在于至少一个主干结构下方的部分进行蚀 亥IJ，以形成至少一个第二沟槽;形成第二过孔，该第二过孔从至少一个第二沟槽延伸到衬底 第二接触部结构;在至少一个第二沟槽中沉积填充材料;去除侧间隔体;从至少一个第一沟 槽中去除牺牲材料;从至少一个第二沟槽中去除填充材料；以及在至少一个第一沟槽、第一 过孔、至少一个第二沟槽、以及第二过孔中沉积导电材料。
[0054] 在示例12中，示例11的主题可以任选地包括形成所述多个主干结构，其包括:在第 一硬掩模上沉积主干材料;对邻近主干材料的间隔体进行图案化；以及对主干材料进行蚀 亥IJ，以将间隔体的图案转移到主干材料中。
[0055] 在示例13中，示例12的主题可以任选地包括对邻近主干材料的间隔体进行图案 化，其包括:对邻近主干材料的牺牲硬掩模结构进行图案化;在多个主干结构之上沉积共形 间隔体材料层;对共形间隔体材料层进行各向异性蚀刻；以及去除牺牲硬掩模结构。
[0056] 在示例14中，示例11至13中的任一示例的主题可以任选地包括邻近多个主干结构 中的每个主干结构的侧而形成侧间隔体，其包括:在多个主干结构之上沉积共形侧间隔体 材料;以及对共形侧间隔体材料层进行各向异性蚀刻。
[0057] 在示例15中，示例11至14中的任一示例的主题可以任选地包括去除侧间隔体，其 包括将侧间隔体抛光掉。
[0058] 在示例16中，示例11至15中的任一示例的主题可以任选地包括在至少一个第二沟 槽中沉积牺牲材料，其包括对选自由氮化钛、钌、和钴构成的组的材料进行沉积。
[0059] 在示例17中，示例11至16中的任一示例的主题可以任选地包括在至少一个第二沟 槽中沉积填充材料，其包括在至少一个第二沟槽中沉积碳硬掩模。
[0060] 在示例18中，示例11至17中的任一示例的主题可以任选地包括在衬底上形成电介 质层，其包括形成低k电介质层。
[0061] 在示例19中，示例11至18中的任一示例的主题可以任选地包括在硬掩模层上形成 多个主干结构，其包括从选自由多晶硅、非晶硅、非晶碳、氮化硅和锗构成的组的材料来形 成多个主干结构。
[0062] 在示例20中，示例11至19中的任一示例的主题可以任选地包括在至少一个第一沟 槽和至少一个第二沟槽中沉积导电材料，其包括沉积金属。
[0063] 在示例21中，一种形成微电子结构的方法，该方法可以包括:在衬底上形成电介质 层，其中，衬底包括第一接触部结构和第二接触部结构;在电介质层上形成硬掩模层;在硬 掩模层上形成多个主干结构；邻近多个主干结构中的每个主干结构的侧而形成侧间隔体； 在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对第一硬掩模的部分和电介 质层的部分进行蚀刻，以形成至少一个第一沟槽;形成第一过孔，该第一过孔从至少一个第 一沟槽延伸到衬底第一接触部结构;将过孔硬掩模材料沉积到第一过孔中；在至少一个第 一沟槽中沉积牺牲材料;去除至少一个主干结构并且对硬掩模层的和电介质层的存在于至 少一个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽;形成第二过孔，该第二过 孔从至少一个第二沟槽延伸到衬底第二接触部结构；在至少一个第二沟槽中沉积填充材 料;去除侧间隔体;从至少一个第一沟槽中去除牺牲材料;从第一过孔中去除过孔硬掩模材 料;从至少一个第二沟槽中去除填充材料；以及在至少一个第一沟槽、第一过孔、至少一个 第二沟槽、以及第二过孔中沉积导电材料。
[0064] 在示例22中，示例21的主题可以任选地包括从第一过孔中去除过孔硬掩模材料并 且从至少一个第二沟槽中去除填充材料，其包括同时从第一过孔中去除过孔硬掩模材料并 且从至少一个第二沟槽中去除填充材料。
[0065]上文已经详细描述了本说明书的实施例，要理解的是，由所附权利要求限定的本 说明书不受以上说明书中所阐述的特定细节限制，因为在不脱离其精神或范围的情况下， 其许多明显的变型是可能的。
【主权项】
1. 一种形成微电子结构的方法，包括： 在衬底上形成电介质层； 在所述电介质层上形成硬掩模层； 在硬掩模层上形成多个主干结构； 邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体； 在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对所述第一硬掩模的部 分和所述电介质层的部分进行蚀刻，以形成至少一个第一沟槽； 在所述至少一个第一沟槽中沉积牺牲材料； 去除至少一个主干结构并且对所述硬掩模层的和所述电介质层的存在于所述至少一 个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽； 在所述至少一个第二沟槽中沉积填充材料； 去除所述侧间隔体； 从所述至少一个第一沟槽中去除所述牺牲材料； 从所述至少一个第二沟槽中去除所述填充材料；以及 在所述至少一个第一沟槽和所述至少一个第二沟槽中沉积导电材料。2. 根据权利要求1所述方法，其中，形成所述多个主干结构包括： 在所述第一硬掩模上沉积主干材料； 对邻近所述主干材料的间隔体进行图案化；以及 对所述主干材料进行蚀刻，以将所述间隔体的图案转移到所述主干材料中。3. 根据权利要求2所述的方法，其中，对邻近所述主干材料的间隔体进行图案化包括： 对邻近所述主干材料的牺牲硬掩模结构进行图案化； 在所述多个主干结构之上沉积共形间隔体材料层； 对所述共形间隔体材料层进行各向异性蚀刻；以及 去除所述牺牲硬掩模结构。4. 根据权利要求1所述的方法，其中，邻近所述多个主干结构中的每个主干结构的侧而 形成侧间隔体包括： 在所述多个主干结构之上沉积共形侧间隔体材料层；以及 对所述共形侧间隔体材料层进行各向异性蚀刻。5. 根据权利要求1所述的方法，其中，去除所述侧间隔体包括:将所述侧间隔体抛光掉。6. 根据权利要求1所述的方法，其中，在所述至少一个第二沟槽中沉积所述牺牲材料包 括:对选自由氮化钛、氧化钛、钌、和钴构成的组的材料进行沉积。7. 根据权利要求1所述的方法，其中，在所述至少一个第二沟槽中沉积所述填充材料包 括:在所述至少一个第二沟槽中沉积碳硬掩模。8. 根据权利要求1所述的方法，其中，在所述衬底上形成所述电介质层包括:形成低k电 介质层。9. 根据权利要求1所述的方法，其中，在所述硬掩模层上形成所述多个主干结构包括： 从选自由多晶硅、非晶硅、非晶碳、碳化硅、氮化硅以及锗构成的组的材料来形成所述多个 主干结构。10. 根据权利要求1所述的方法，其中，在所述至少一个第一沟槽和所述至少一个第二 沟槽中沉积所述导电材料包括:沉积金属。11. 一种形成微电子结构的方法，包括： 在衬底上形成电介质层，其中，所述衬底包括第一接触部结构和第二接触部结构； 在所述电介质层上形成硬掩模层； 在硬掩模层上形成多个主干结构； 邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体； 在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对所述第一硬掩模的部 分和所述电介质层的部分进行蚀刻，以形成至少一个第一沟槽； 形成第一过孔，所述第一过孔从所述至少一个第一沟槽延伸到衬底第一接触部结构； 在所述至少一个第一沟槽中沉积牺牲材料； 去除至少一个主干结构并且对所述硬掩模层的和所述电介质层的存在于所述至少一 个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽； 形成第二过孔，所述第二过孔从所述至少一个第二沟槽延伸到衬底第二接触部结构； 在所述至少一个第二沟槽中沉积填充材料； 去除所述侧间隔体； 从所述至少一个第一沟槽中去除所述牺牲材料； 从所述至少一个第二沟槽中去除所述填充材料；以及 在所述至少一个第一沟槽、所述第一过孔、所述至少一个第二沟槽、以及所述第二过孔 中沉积导电材料。12. 根据权利要求11所述的方法，其中，形成所述多个主干结构包括： 在所述第一硬掩模上沉积主干材料； 对邻近所述主干材料的间隔体进行图案化；以及 对所述主干材料进行蚀刻，以将所述间隔体的图案转移到所述主干材料中。13. 根据权利要求12所述的方法，其中，对邻近所述主干材料的间隔体进行图案化包 括： 对邻近所述主干材料的牺牲硬掩模结构进行图案化； 在所述多个主干结构之上沉积共形间隔体材料层； 对所述共形间隔体材料层进行各向异性蚀刻；以及 去除所述牺牲硬掩模结构。14. 根据权利要求11所述的方法，其中，邻近所述多个主干结构中的每个主干结构的侧 而形成侧间隔体包括： 在所述多个主干结构之上沉积共形侧间隔体材料层；以及 对所述共形侧间隔体材料层进行各向异性蚀刻。15. 根据权利要求11所述的方法，其中，去除所述侧间隔体包括:将所述侧间隔体抛光 掉。16. 根据权利要求11所述的方法，其中，在所述至少一个第二沟槽中沉积所述牺牲材料 包括:对选自由氮化钛、氧化钛、钌、和钴构成的组的材料进行沉积。17. 根据权利要求11所述的方法，其中，在所述至少一个第二沟槽中沉积所述填充材料 包括:在所述至少一个第二沟槽中沉积碳硬掩模。18. 根据权利要求11所述的方法，其中，在所述衬底上形成所述电介质层包括:形成低k 电介质层。19. 根据权利要求11所述的方法，其中，在所述硬掩模层上形成所述多个主干结构包 括:从选自由多晶硅、非晶硅、非晶碳、碳化硅、氮化硅以及锗构成的组的材料来形成所述多 个主干结构。20. 根据权利要求11所述的方法，其中，在所述至少一个第一沟槽和所述至少一个第二 沟槽中沉积所述导电材料包括:沉积金属。21. -种形成微电子结构的方法，包括： 在衬底上形成电介质层，其中，所述衬底包括第一接触部结构和第二接触部结构； 在所述电介质层上形成硬掩模层； 在硬掩模层上形成多个主干结构； 邻近所述多个主干结构中的每个主干结构的侧而形成侧间隔体； 在位于至少两个邻近的主干结构之间的邻近的侧间隔体之间，对所述第一硬掩模的部 分和所述电介质层的部分进行蚀刻，以形成至少一个第一沟槽； 形成第一过孔，所述第一过孔从所述至少一个第一沟槽延伸到衬底第一接触部结构； 将过孔硬掩模材料沉积到所述第一过孔中； 在所述至少一个第一沟槽中沉积牺牲材料； 去除至少一个主干结构并且对所述硬掩模层的和所述电介质层的存在于所述至少一 个主干结构下方的部分进行蚀刻，以形成至少一个第二沟槽； 形成第二过孔，所述第二过孔从所述至少一个第二沟槽延伸到衬底第二接触部结构； 在所述至少一个第二沟槽中沉积填充材料； 去除所述侧间隔体； 从所述至少一个第一沟槽中去除所述牺牲材料； 从所述至少一个过孔中去除所述过孔硬掩模材料； 从所述至少一个第二沟槽中去除所述填充材料；以及 在所述至少一个第一沟槽、所述第一过孔、所述至少一个第二沟槽、以及所述第二过孔 中沉积导电材料。22. 根据权利要求21所述方法，其中，从所述第一过孔中去除所述过孔硬掩模材料并且 从所述至少一个第二沟槽中去除所述填充材料包括：同时从所述第一过孔中去除所述过孔 硬掩模材料并且从所述至少一个第二沟槽中去除所述填充材料。
【文档编号】H01L21/31GK105900227SQ201480070660
【公开日】2016年8月24日
【申请日】2014年12月9日
【发明人】C·J·杰泽斯基, J·S·沙瓦拉, K·J·辛格, A·M·迈尔斯, E·N·谭, R·E·申克尔
【申请人】英特尔公司