薄膜晶体管的制造方法及阵列基板的制造方法
【专利摘要】本发明公开一种薄膜晶体管的制造方法及阵列基板的制造方法，利用光阻限定非晶硅层所要掺杂的区域，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迁移率和漏电流的影响，改善TFT的电学特性。
【专利说明】
薄膜晶体管的制造方法及阵列基板的制造方法
技术领域
[0001]本发明实施例涉及液晶显示技术领域，具体而言涉及一种薄膜晶体管的制造方法及阵列基板的制造方法。
【背景技术】
[0002]在当前的TFT(Thin Film Transistor,薄膜晶体管)制造工艺中，离子植入机对沉积的非晶娃(amorphous si I icon,简称a_Si)整面的进行掺杂处理，而后对掺杂有掺杂离子的非晶娃进行热退火(Rapid Thermal Anneal，RTA)结晶处理，从而得到TFT的有源层。这种结晶方法实质上是在植入掺杂离子后对非晶硅整面性的进行结晶，非晶硅颗粒的结晶方向是随机的，结晶效率和结晶均一性较低，容易出现较多的晶界，从而降低TFT的电子迀移率，影响TFT的电学特性。
【发明内容】
[0003]鉴于此，本发明提供一种薄膜晶体管的制造方法及阵列基板的制造方法，能够尽量定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迀移率和漏电流的影响，改善TFT的电学特性。
[0004]本发明一实施例的薄膜晶体管的制造方法，包括:提供一基板;在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案;对未被光阻图案覆盖的非晶硅层进行掺杂处理；剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
[0005]其中，所述制造方法还包括:在经过热退火结晶处理的非晶硅层上形成栅极绝缘层;在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方。
[0006]其中，所述制造方法进一步包括:在栅极图案上形成层间介电层;在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的接触孔;在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
[0007]其中，所述在基板上依次形成非晶硅层和光阻层的步骤包括:在基板上依次形成栅极图案和栅极绝缘层;在栅极绝缘层上依次形成非晶硅层和光阻层。
[0008]其中，所述制造方法进一步包括:在经过热退火结晶处理的非晶硅层上形成层间介电层;在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的接触孔;在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
[0009]其中，所述掺杂处理的掺杂离子包括硼离子。
[0010]本发明一实施例的阵列基板的制造方法，包括:提供一基板;在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案;对未被光阻图案覆盖的非晶硅层进行掺杂处理；剥除所述光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区；在经过热退火结晶处理的非晶硅层上形成层间介电层;在对应于源极接触区和漏极接触区的上方形成贯穿所述层间介电层的第一接触孔;在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过第一接触孔分别与源极接触区和漏极接触区电性连接;在对应于漏极接触区的上方形成暴露漏极接触区的第二接触孔;在层间介电层上形成像素电极，使得像素电极可通过第二接触孔与漏极接触区电性连接。
[0011]其中，所述在经过热退火结晶处理的非晶硅层上形成层间介电层的步骤包括:在经过热退火结晶处理的非晶硅层上形成栅极绝缘层;在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方;在栅极图案上形成层间介电层;所述在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的第一接触孔的步骤包括:在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的第一接触孔。
[0012]其中，所述在基板上依次形成非晶硅层和光阻层的步骤包括:在基板上依次形成栅极图案和栅极绝缘层;在栅极绝缘层上依次形成非晶硅层和光阻层。
[0013]其中，所述掺杂处理的掺杂离子包括硼离子。
[0014]本发明实施例的薄膜晶体管的制造方法及阵列基板的制造方法，利用光阻图案限定非晶硅层所要掺杂的区域，即限定了仅对源极接触区和漏极接触区对应的非晶硅层进行掺杂处理，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迀移率和漏电流的影响，改善TFT的电学特性。
【附图说明】
[0015]图1是本发明一实施例的薄膜晶体管的制造方法的流程示意图；
[0016]图2是基于图1所示的薄膜晶体管的制造方法的场景示意图；
[0017]图3是本发明另一实施例的薄膜晶体管的制造方法的流程示意图；
[0018]图4是本发明一实施例的阵列基板的制造方法的流程示意图；
[0019]图5是基于图4所示的制造方法所制得的阵列基板的结构剖视图；
[0020]图6是本发明另一实施例的阵列基板的制造方法的流程示意图。
【具体实施方式】
[0021]本发明实施例的目的是利用光阻图案限定非晶硅层所要掺杂的区域，即仅对源极接触区和漏极接触区进行掺杂处理，使得结晶发生在源极接触区和漏极接触区，结晶方向为从源极接触区和漏极接触区朝向沟道区，从而尽量实现定向结晶，提高结晶效率和结晶均一性，减少晶界对TFT的电子迀移率和漏电流的影响，改善TFT的电学特性。
[0022]下面结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述的实施例及实施例中的技术特征可以相互组合。
[0023]请参阅图1，为本发明一实施例的薄膜晶体管的制造方法。所述薄膜晶体管的制造方法可以包括步骤S11?S19。
[0024]Sll:提供一基板。
[0025]本发明实施例的基板可以为玻璃基材、透明塑料基材、可挠式基材等透明基材。当然，所述基板也可以设置有钝化保护层，如图2所示，基板21包括衬底基材211和形成于衬底基材211上的缓冲层212。衬底基材211可以为玻璃基材、透明塑料基材、可挠式基材等透明基材。缓冲层212作为钝化保护层，其材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)。
[0026]S12:在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
[0027]本发明实施例可以采用例如真空蒸镀、溅射、涂覆、化学气相沉积(Ch e m i c a Ivapor deposit1n，CVD)等方法在基板21上形成非晶娃层22。进一步，本实施例优选采用涂覆工艺在非晶硅层22上形成光阻层23。所述光阻层23的材料优选为正性光阻。
[0028]图案化处理的实施方式可以为:在利用光罩20对光阻层23进行光照射时，被光照射的部分可以经过显影处理被显影液去除，而未被光照射的部分经过显影处理后仍然保留，从而在非晶硅层22上形成间隔设置的光阻图案231(图中仅示出一个)。其中，非晶硅层22的未被光阻图案231覆盖的区域2:用于形成TFT的源极接触区和漏极接触区，非晶硅层22的被光阻图案231覆盖的区域办用于形成TFT的沟道区。
[0029]S13:对未被光阻图案覆盖的非晶硅层进行掺杂处理。
[0030]结合图2所示，即为对区域Z1的非晶硅层22进行掺杂处理。所述掺杂处理的掺杂离子包括但不限于硼(Boron)离子。
[0031]S14:剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
[0032]热退火处理使得非晶硅层22结晶形成TFT的多晶硅(poly-Si)半导体层24。其中，进行掺杂处理的区域Z1B成源极接触区Zs和漏极接触区ZD，被光阻图案覆盖的区域22形成TFT的沟道区Zc。
[0033]由于进行掺杂处理的区域掺杂离子较多，因此结晶方向为从源极接触区Zs和漏极接触区Zd朝向沟道区Zc。这种定向结晶能够提高结晶效率和结晶均一性，减少晶界对TFT的电子迀移率和漏电流的影响，改善TFT的电学特性。另外，结晶完成后，沟道区Zc中的掺杂离子较少，电子迀移率较低，从而能够减少TFT的漏电流。而源极接触区Zs和漏极接触区Zd中的掺杂离子较多，电子迀移率较高，从而能够降低与后续形成的源极和漏极的接触阻抗。
[0034]S15:在经过热退火结晶处理的非晶硅层上形成栅极绝缘层。
[0035]优选采用涂覆或蒸镀、派射方式形成栅极绝缘层(GateInsulat1n Layer,GI)25。进一步优选地，所述栅极绝缘层25可以包括依次形成于多晶硅半导体层24上的硅氧化合物层和娃氮化合物，例如Si02( 二氧化娃，简称氧化娃)和Si3N4，从而能够进一步提高栅极绝缘层2 5的耐磨损能力和绝缘性能。
[0036]S16:在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方。
[0037]本发明实施例可以采用曝光、显影、刻蚀的图案化处理形成具有预定图案的栅极图案G。
[0038]S17:在栅极图案上形成层间介电层。
[0039]层间介电层(Interlayer Dielectric Layer,简称IDL，又称介电层)26覆盖栅极图案G以及栅极绝缘层25。
[0040]S18:在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的接触孔。
[0041]请继续参阅图2，本实施例可以通过刻蚀方式形成所述两个接触孔Ζο。所述两个接触孔Zo暴露源极接触区Zs和漏极接触区Zd的上表面，使得后续形成的源极图案和漏极图案可通过接触孔Zo分别与源极接触区Zs和漏极接触区Zd电性连接。
[0042]S19:在对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
[0043]源极图案S和漏极图案D的材质与栅极图案G的材质可以相同也可以不相同，例如为钼(Molybdenum，化学式为Mo)。
[0044]由上述可知，本实施例的制造方法仅对未被光阻图案231覆盖的非晶硅层22进行掺杂处理，在非晶硅层22结晶形成多晶硅半导体层时相当于对非晶硅层22进行局部结晶，并且结晶方向为从掺杂区域朝向两侧的未掺杂区域，从而能够提高结晶效率和结晶均一性，减少晶界对TFT的电子迀移率和漏电流的影响，改善TFT的电学特性。
[0045]请继续参阅图2，鉴于栅极图案G形成于沟道区Zg的上方，因此该实施例的TFT可视为顶栅型结构。基于前述发明目的，本发明实施例还适用于底栅型结构的TFT。如图3所示，所述薄膜晶体管的制造方法可以包括以下步骤S31?S39。
[0046]S31:提供一基板。
[0047]S32:在基板上依次形成栅极图案和栅极绝缘层。
[0048]S33:在栅极绝缘层上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
[0049]S34:对未被光阻图案覆盖的非晶硅层进行掺杂处理。
[0050]S35:剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
[0051]S36:在经过热退火结晶处理的非晶硅层上形成层间介电层。
[0052]S37:在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的接触孔。
[0053]S38:在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过接触孔分别与源极接触区和漏极接触区电性连接。
[0054]在图2所述实施例的描述基础上但与其不同的是，本实施例将栅极图案和栅极绝缘层设置于非晶硅层的下方，并且接触孔仅贯穿层间介电层，而未贯穿栅极绝缘层。由于本实施例的非硅晶层也可以进行定向结晶，因此本实施例所制得的TFT也具有前述有益效果。
[0055]请参阅图4，为本发明一实施例的阵列基板的制造方法。所述阵列基板的制造方法可以包括步骤S41?S51。
[0056]S41:提供一基板。
[0057]S42:在基板上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
[0058]S43:对未被光阻图案覆盖的非晶硅层进行掺杂处理。
[0059]S44:剥除所述光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
[0060]S45:在经过热退火结晶处理的非晶硅层上形成栅极绝缘层。
[0061]S46:在栅极绝缘层上形成栅极图案，且栅极图案位于源极接触区和漏极接触区之间且对应位于沟道区的上方。
[0062]S47:在栅极图案上形成层间介电层。
[0063]S48:在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层和栅极绝缘层的第一接触孔。
[0064]S49:在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过第一接触孔分别与源极接触区和漏极接触区电性连接。
[0065]S50:在对应于漏极接触区的上方形成暴露漏极接触区的第二接触孔。
[0066]S51:在层间介电层上形成像素电极，使得像素电极可通过第二接触孔与漏极接触区电性连接。
[0067]本实施例的第一接触孔可视为前述图2所述实施例的接触孔Ζο。其中，步骤S41?S49与图1所述实施例的步骤Sll?S48相同。对于相同结构元件，两实施例采用相同的标号。结合图5所示，步骤S50和S51所制得的第二接触孔Zo2用于电性连接像素电极27和漏极接触区Zs。
[0068]鉴于栅极图案G形成于沟道区Zc的上方，因此本实施例的阵列基板可视为具有顶栅型结构的TFT。当然，本发明实施例还可以适用于具有底栅型结构TFT的阵列基板。请参阅图6，所述阵列基板的制造方法可以包括以下步骤S61?S70。
[0069]S61:提供一基板。
[0070]S62:在基板上依次形成栅极图案和栅极绝缘层。
[0071]S63:在栅极绝缘层上依次形成非晶硅层和光阻层，并利用光罩对光阻层进行图案化处理，以形成间隔设置的光阻图案。
[0072]S64:对未被光阻图案覆盖的非晶硅层进行掺杂处理。
[0073]S65:剥除光阻图案，并对非晶硅层进行热退火结晶处理，使得非晶硅层的经过掺杂处理的区域形成源极接触区和漏极接触区，被光阻图案覆盖的区域形成沟道区。
[0074]S66:在经过热退火结晶处理的非晶硅层上形成层间介电层。
[0075]S67:在对应于源极接触区和漏极接触区的上方形成贯穿层间介电层的第一接触孔。
[0076]S68:在层间介电层的对应于源极接触区和漏极接触区的上方分别形成源极图案和漏极图案，使得源极图案和漏极图案可通过第一接触孔分别与源极接触区和漏极接触区电性连接。
[0077]S69:在对应于漏极接触区的上方形成暴露漏极接触区的第二接触孔。
[0078]S70:在层间介电层上形成像素电极，使得像素电极可通过第二接触孔与漏极接触区电性连接。
[0079]本实施例的第一接触孔可视为前述图3所述实施例的接触孔。其中，步骤S61?S68与图3所述实施例的步骤S31?S38相同。而本实施例的步骤S69和S70所制得的第二接触孔用于电性连接像素电极和漏极接触区。
[0080]综上所述，图4?图6所述实施例制得的阵列基板，也可以实现定向结晶，各个结构元件的材质以及所要形成的形状可参阅前述，因此具有与前述薄膜晶体管的制造方法相同的有益效果。
[0081]应理解，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括: 提供一基板； 在所述基板上依次形成非晶硅层和光阻层，并利用光罩对所述光阻层进行图案化处理，以形成间隔设置的光阻图案； 对未被所述光阻图案覆盖的非晶硅层进行掺杂处理； 剥除所述光阻图案，并对所述非晶硅层进行热退火结晶处理，使得所述非晶硅层的经过所述掺杂处理的区域形成源极接触区和漏极接触区，被所述光阻图案覆盖的区域形成沟道区。2.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括: 在经过所述热退火结晶处理的非晶硅层上形成栅极绝缘层； 在所述栅极绝缘层上形成栅极图案，且所述栅极图案位于所述源极接触区和所述漏极接触区之间且对应位于所述沟道区的上方。3.根据权利要求2所述的制造方法，其特征在于，所述制造方法进一步包括: 在所述栅极图案上形成层间介电层； 在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层和所述栅极绝缘层的接触孔； 在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述接触孔分别与所述源极接触区和所述漏极接触区电性连接。4.根据权利要求1所述的制造方法，其特征在于，所述在所述基板上依次形成非晶硅层和光阻层的步骤包括: 在所述基板上依次形成栅极图案和栅极绝缘层； 在所述栅极绝缘层上依次形成非晶硅层和光阻层。5.根据权利要求4所述的制造方法，其特征在于，所述制造方法进一步包括: 在经过所述热退火结晶处理的非晶硅层上形成层间介电层； 在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的接触孔； 在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述接触孔分别与所述源极接触区和所述漏极接触区电性连接。6.根据权利要求1所述的制造方法，其特征在于，所述掺杂处理的掺杂离子包括硼离子。7.—种阵列基板的制造方法，其特征在于，所述制造方法包括: 提供一基板； 在所述基板上依次形成非晶硅层和光阻层，并利用光罩对所述光阻层进行图案化处理，以形成间隔设置的光阻图案； 对未被所述光阻图案覆盖的非晶硅层进行掺杂处理； 剥除所述光阻图案，并对所述非晶硅层进行热退火结晶处理，使得所述非晶硅层的经过所述掺杂处理的区域形成源极接触区和漏极接触区，被所述光阻图案覆盖的区域形成沟道区； 在经过所述热退火结晶处理的非晶硅层上形成层间介电层； 在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的第一接触孔； 在所述层间介电层的对应于所述源极接触区和所述漏极接触区的上方分别形成源极图案和漏极图案，使得所述源极图案和所述漏极图案可通过所述第一接触孔分别与所述源极接触区和所述漏极接触区电性连接； 在对应于所述漏极接触区的上方形成暴露所述漏极接触区的第二接触孔； 在所述层间介电层上形成像素电极，使得所述像素电极可通过所述第二接触孔与所述漏极接触区电性连接。8.根据权利要求7所述的制造方法，其特征在于， 所述在经过所述热退火结晶处理的非晶硅层上形成层间介电层的步骤包括: 在经过所述热退火结晶处理的非晶硅层上形成栅极绝缘层； 在所述栅极绝缘层上形成栅极图案，且所述栅极图案位于所述源极接触区和所述漏极接触区之间且对应位于所述沟道区的上方； 在所述栅极图案上形成层间介电层； 所述在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层的第一接触孔的步骤包括: 在对应于所述源极接触区和所述漏极接触区的上方形成贯穿所述层间介电层和所述栅极绝缘层的第一接触孔。9.根据权利要求7所述的制造方法，其特征在于，所述在所述基板上依次形成非晶硅层和光阻层的步骤包括: 在所述基板上依次形成栅极图案和栅极绝缘层； 在所述栅极绝缘层上依次形成非晶硅层和光阻层。10.根据权利要求7所述的制造方法，其特征在于，所述掺杂处理的掺杂离子包括硼离子。
【文档编号】H01L27/12GK105938800SQ201610513993
【公开日】2016年9月14日
【申请日】2016年7月1日
【发明人】张卜芳, 李松杉
【申请人】深圳市华星光电技术有限公司