基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法
【专利摘要】本发明公开了一种基于氮化硅应力薄膜与尺度效应的SiN埋绝缘上层晶圆级单轴应变Si的制作方法，其实现步骤为：清洗SOI晶圆，并注入He离子；在离子注入后的SOI晶圆顶层上淀积?1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；对带有SiN薄膜阵列的SOI晶圆进行退火；腐蚀去除SOI晶圆表面上的SiN薄膜阵列，得到氮化硅埋绝缘层晶圆级单轴应变SOI材料。本发明利用SiN埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Si引入应变，与现有半导体工艺兼容，可用于制作高温、超高速、抗辐照及大功率半导体器件和集成电路。
【专利说明】
基于氮化硅应力薄膜与尺度效应的S i N埋绝缘层上晶圆级单轴应变Si的制作方法
技术领域
[0001]本发明属于微电子技术领域，涉及半导体衬底材料制作工艺技术，具体的说是一种基于SiN埋绝缘层上晶圆级单轴应变Si材料的制作方法，可制作用于高温、超高速、低功耗、抗辐照半导体器件与集成电路所需的高性能SOI晶圆。
【背景技术】
[0002]目前，Si集成电路已发展到了极大规模的纳米技术时代，但现有的体Si材料及工艺已达到其物理极限，无法满足先进的CMOS器件及集成电路对高速、高频和低压低功耗的需求。而应变Si的电子和空穴迀移率，理论上将分别是体Si的2倍和5倍，可大大提升器件与电路的频率和速度。然而Si集成电路和应变Si集成电路均存在漏电的问题，导致器件和电路性能下降。
[0003]SOI，即绝缘层上硅，是一种具有“Si/绝缘层/Si”三层结构的新型Si基半导体材料，SOI晶圆的埋绝缘层通常是S12,其热导率仅为硅的百分之一，阻碍了 SOI在高温、大功率方面的应用；其介电常数仅为3.9，易导致信号传输丢失，也阻碍了SOI材料在高密度、高功率集成电路中的应用。用SiN取代S12,其SOI具有更好的绝缘性和散热性，已广泛应用在高温、大功耗、高功率集成电路中。与体Si技术相比，SiN埋绝缘层SOI具有功耗低、集成密度高、寄生电容小、抗辐照能力强等优势，在要求低功耗、抗辐的领域拥有广泛应用。但是由于目前集成电路进入纳米技术时代，而SOI本身的迀移率较低，无法满足现在高速集成电路的需求。
[0004]将应变Si与SOI相结合，产生的应变SOI材料，既可以克服Si集成电路的漏电，又能显著提高SOI晶圆的电子迀移率和空穴迀移率，而且与现有Si工艺兼容，是高速、低功耗集成电路的优选工艺，已成为21世纪延续摩尔定律的关键技术。现有的应变SOI材料分为双轴应变SOI和单轴应变SOI。
[0005]双轴应变S0I，通常采用智能剥离加键合的工艺方法，即在弛豫的SiGe层上外延应变Si层，再转移至绝缘层上形成应变SOI。由于形成的顶层应变Si层为双轴应变，而双轴应变对载流子迀移率的提升随着电场升高而退化。
[0006]中国科学院上海微系统与信息技术研究所、上海新傲科技股份有限公司提出一种绝缘体上应变硅制备方法(CN101916741A)，是将SOI的顶层硅热氧化减薄至10-30nm形成超薄的顶层娃层，然后在超薄的顶层娃层上外延Si1-xGex应变层，Si1-xGex应变层的厚度不超过其临界厚度;进行离子注入，选择合适的能量，使离子注入到埋氧层和衬底硅层的界面;进行退火工艺，形成弛豫的SinGex层，同时，顶层硅层受到拉伸的应力，离子注入使得埋氧层和衬底硅层的界面疏松，最终形成应变硅层;将剩余弛豫的SipxGex应变层移除，得到全局双轴应变SOI材料。该发明缺点是制作过程中有Ge扩散问题、应变量小等。
[0007]相对于双轴应变SOI，单轴应变对载流子迀移率的提升不随电场的升高而退化，而且在相同的应变量下，单轴应变对载流子迀移率的提升高于双轴应变对载流子迀移率的提升。
[0008]飞思卡尔半导体公司于2007年提出厚应变SOI衬底中的工程应变(CN101454894B)，采用双轴全局应变SOI材料，在其第四个区域上淀积SiN或S12条形掩蔽膜，对双轴应变硅层进行离子注入非晶化，去除掩蔽图形后退火，消除双轴应变其中一个方向的应变的方法，形成全局单轴应变SOI。但是该方法需利用经过工艺加工形成的全局双轴应变SOI，工艺成本高;形成的全局单轴应变SOI的应变量来源于原有的双轴应变，受到所采用的全局双轴应变SOI应变量的限制。
[0009]2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作SiN埋绝缘层圆片级单轴应变SOI材料的新方法专利(CN201110361527.3)，用以制作SiN埋绝缘层晶圆级全局单轴应变SOI材料，其主要工艺如图1所示，步骤如下:
[0010]1、将SOI晶圆顶层硅层向上放置在弧形弯曲台上，其弯曲方向与〈110〉或〈100〉方向平行。
[0011]2、弯曲台上的两根圆柱形水平压杆分别放置在SOI晶圆片两端，用圆柱形水平压杆使SOI晶圆与弧形台面完全贴合。
[0012]3、在温度200 0C至1250 V的退火炉中退火1.5小时至10小时，使SiN埋绝缘层在此过程中发生塑性形变。
[0013]4、卸下SOI晶圆恢复原状后，由于SiN埋绝缘层的塑形形变，形成顶层全局单轴应变硅层。
[0014]但是该方法存在以下几个缺点:I)与传统集成电路工艺兼容性差:为了获得不同应变量的SOI，该方法需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差:该工艺方法需使用压杆施加机械外力使SOI晶圆弯曲，会在顶层硅中引入缺陷；SSOI晶圆弯曲度过大，会造成圆片碎裂。3)由于担心SOI晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层硅中引入的应变量的大小，所能实现的应变量较小。
【发明内容】
[0015]本发明的目的在于针对上述现有技术的不足，提出一种基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法，以降低应变SOI晶圆的制作工艺复杂度和成本，提高单轴应变SOI的应变量，进而提高载流子的迀移率，满足高温、超高速、低功耗、抗辐照器件与集成电路对应变SOI晶圆的要求。
[0016]为实现上述目的，本发明的技术方案包括如下:
[0017](I)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiN埋绝缘层和Si衬底三层结构；
[0018](2)对清洗过的SOI晶圆进行He离子注入，即He将离子注入到SOI晶圆的SiN埋绝缘层与Si衬底界面处；
[0019](3)在离子注入后的SOI晶圆顶层Si上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或IGPa以上的张应力SiN薄膜；
[0020](4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.Um?0.2μπι的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiN埋绝缘层发生整体的拉伸形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI;
[0021](5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiN埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失；
[0022](6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到SiN埋绝缘层晶圆级单轴张应变SOI或单轴压应变材料。
[0023]本发明具有如下优点:
[0024]1、本发明的晶圆级单轴应变SOI的制作，可通过PECVD工艺淀积、图形光刻、刻蚀等现有的常规Si工艺实现，工艺简单，不需要额外定制工艺所需设备。
[0025]2、本发明通过将高应力SiN条形阵列引入晶圆级单轴应变，不需要对SOI施加机械外力，从而防止了圆片发生弯曲，避免了顶层硅中的缺陷产生和圆片碎裂，提高了成品率。
[0026]3、本发明由于采用高应力SiN条形阵列，能直接引入晶圆级的单轴应变，故可采用普通SOI晶圆来制作单轴全局应变SOI材料，而非双轴应变SOI晶圆，降低了工艺成本。
[0027]4、本发明通过条形SiN条形阵列的单轴应力使顶层Si层和SiN埋绝缘层发生整体的单轴拉伸形变或单轴压缩来引入应变，因此应变量大小可随SiN薄膜淀积工艺变化而变化。
[0028]5、本发明采用氮化硅埋层，相对于二氧化硅埋层，散热性好，适用于制造高温、大功率半导体器件与集成电路。
【附图说明】
[0029]图1为现有晶圆级单轴应变SOI晶圆的工艺流程图。
[0030]图2为本发明的SiN埋绝缘层上晶圆级单轴应变Si工艺流程图。
[0031]图3为本发明中淀积在顶层Si层上的条形SiN薄膜阵列的俯视图。
【具体实施方式】
[0032]本发明的技术原理如下:
[0033]本发明根据离子注入工艺原理，将He离子注入到SiN埋绝缘层与衬底Si层的界面处，会导致SiN埋绝缘层和衬底Si层的界面结合变得疏松，以使SiN埋绝缘层及其上的顶层Si层在淀积高应力SiN薄膜后容易发生相应的应变。又根据材料力学的尺度效应原理，通过半导体工艺技术制作宽度和间距均为120nm?220nm的条形SiN薄膜阵列，使得条形宽度方向的应力释放，而沿条形长度方向的应力大小不发生变化，从而使条形SiN薄膜阵列拥有单轴压应力或单轴张应力，以在顶层Si层和SiN埋绝缘层中引入单轴张应变或单轴压应变。在退火过程中，条形SiN薄膜阵列的应力会进一步增强，并同时导致SiN埋绝缘层产生拉伸或压缩的塑性形变，而顶层Si仍处于弹性形变。当去除条形SiN薄膜阵列后，由于SiN埋绝缘层拉伸或压缩的塑性形变作用，导致顶层Si发生单轴张应变或单轴压应变，最终形成拥有应变顶层Si层的晶圆级单轴应变SOI。
[0034]SiN埋绝缘层SOI晶圆包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Si层厚度为100?500nmo
[0035]参照图2，本发明给出基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法的三个实施例，即制备3英寸、4英寸、5英寸的SiN埋绝缘层单轴应变SOI晶圆材料，不同规格的SiN埋绝缘层SOI晶圆均包括三层结构:Si衬底3、SiN埋绝缘层2和顶层Si层I，如图2a所示。其中:
[0036]3英寸SiN埋绝缘层SOI晶圆，其Si衬底的厚度为675ym，SiN埋绝缘层的厚度为500nm，顶层Si层的厚度为120nm;
[0037]4英寸SiN埋绝缘层SOI晶圆，其Si衬底的厚度为675ym，SiN埋绝缘层的厚度为500nm，顶层Si层的厚度为250nm;
[0038]5英寸SiN埋绝缘层SOI晶圆，其Si衬底的厚度为675ym，SiN埋绝缘层的厚度为500nm，顶层Si层的厚度为500nmo
[0039]实施例1，制备3英寸SiN埋绝缘层单轴张应变SOI晶圆材料。
[0040]步骤1:选用3英寸SiN埋绝缘层SOI晶圆并对其进行清洗。
[0041](1.1)使用丙酮和异丙醇对所选的SOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
[0042](1.2)配置1: 1:3的氨水、双氧水、去离子水的混合溶液，并加热至120°C，将SOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SOI晶圆表面无机污染物；
[0043](1.3)将SOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。
[0044]步骤2:对Si衬底3和SiN埋绝缘层2界面4进行离子注入。
[0045]对已清洗的SOI晶圆进行离子注入，以使Si衬底3和SiN埋绝缘层2界面4疏松，如图213所示。
[0046]离子注入的工艺条件是:注入的离子为He离子，注入剂量为1.2E14cm—2，注入能量60Kevo
[0047]步骤3:在顶层Si层I上淀积压应力SiN薄膜5。
[0048]采用PECVD等离子增强化学气相淀积工艺，在已完成离子注入的SOI晶圆的顶层Si层I的表面淀积厚度为0.7μπι，应力为-1GPa的压应力SiN薄膜5，如图2c所示。
[0049]淀积的工艺条件是:高频HF功率为0.15KW，低频LF功率为0.85KW，高纯SiH4流量为0.42slm，高纯NH3流量为1.6slm，高纯氮气流量为1.7slm，反应室压强为2.3Torr，反应室温度为400°C。
[0050]步骤4:利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2(1所示。
[0051](4.1)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.22μηι的光刻板进行曝光，曝光的区域为宽度和间隔均为0.22μηι的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
[0052](4.2)采用反应离子刻蚀RIE工艺，在反应腔压强为4Pa，反应室温度为40°C，基片温度为5°C，13.56MHz高频射频功率为400W，刻蚀气体CHF4流量为30sccm，02气体流量为3sccm的条件下，对淀积在SOI晶圆顶层Si层上的压应力SiN薄膜5进行刻蚀，形成宽度为
0.22μπι的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SOI晶圆俯视图如图3所示；
[0053](4.3)去除条形SiN薄膜阵列6上的光刻胶。
[0054]步骤5:对带有条形SiN薄膜阵列6的SOI晶圆进行退火，如图2e所示。
[0055]为了进一步增强条形SiN薄膜阵列6的应力，致使SiN埋绝缘层2产生拉伸的塑性形变，需对顶层Si层I表面形成条形SiN薄膜阵列6的SOI晶圆进行退火，退火的工艺条件如下:
[0056]升温速率为4°C/min，温度为360°C，在惰性气体Ne下退火3.5小时，降温速率4°(:/min0
[0057]步骤6:去除SOI晶圆顶层Si层I表面的条形SiN薄膜阵列6，如图2f所示。
[0058]把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85%的磷酸溶液中，在150°C下进行4分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴张应变SOI晶圆材料。
[0059]实施例2，制备4英寸SiN埋绝缘层单轴压应变SOI晶圆材料。
[0060]步骤一:选用4英寸SiN埋绝缘层SOI晶圆并对其进行清洗。
[0061 ]本步骤的实现与实施例1的步骤I相同。
[0062]步骤二:对已清洗的SOI晶圆注入剂量为1.2E15cm—2，能量120Kev的He离子，以使Si衬底3和SiN埋绝缘层2界面4疏松，如图2b所示。
[0063]步骤三:采用PECVD等离子增强化学气相淀积工艺，在已完成离子注入的SOI晶圆的顶层Si层I表面淀积厚度为1.0ym，应力为1.1GPa的张应力SiN薄膜5，如图2c所示。
[0064]淀积的工艺条件是:高频HF功率为1.1KW，低频LF功率为0.29KW，高纯SiH4流量为
0.29slm，高纯NH3流量为1.7slm，高纯氮气流量为0.9slm，反应室压强为3.1Torr，反应室温度为400°C。
[0065]步骤四:利用半导体光刻和刻蚀技术，刻蚀张应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2d所示。
[0066](4a)在张应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.16μηι的光刻板进行曝光，曝光的区域为宽度和间隔均为0.16μηι的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
[0067](4b)采用反应离子刻蚀RIE工艺，对淀积在SOI晶圆顶层Si层上的张应力SiN薄膜5进行刻蚀，形成宽度为0.16μπι的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SOI晶圆俯视图如图3所示，反应离子刻蚀RIE工艺条件与实施例1中的步骤(4.1)相同；
[0068](4c)去除条形SiN薄膜阵列6上的光刻胶。
[0069]步骤五:对顶层Si层I表面形成条形SiN薄膜阵列6的SOI晶圆进行退火，如图2e所示，即在升温速率为4 °C/min，温度为410 °C的条件下在惰性气体Ar中退火3小时，再以4°C /min的速率降温。在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致SiN埋绝缘层2产生压缩的塑性形变。
[0070]步骤六:去除SOI晶圆顶层Si层I表面的条形SiN薄膜阵列6，如图2f所示。
[0071 ]把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85%的磷酸溶液中，在180°C下进行8分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴压应变SOI晶圆材料。
[0072]实施例3，制备5英寸SiN埋绝缘层单轴张应变SOI晶圆材料。
[0073]步骤A:选用5英寸SiN埋绝缘层SOI晶圆并对其进行清洗。
[0074]本步骤的实现与实施例1的步骤I相同。
[0075]步骤B:离子注入。
[0076]对已清洗的SOI晶圆进行剂量为1.2E16cm—2、能量为180Ke的He离子注入，以使Si衬底3和SiN埋绝缘层2界面4疏松，如图2b所示。
[0077]步骤C:淀积高压应力SiN薄膜5。
[0078]采用PECVD等离子增强化学气相淀积工艺，在完成离子注入后的SOI晶圆的顶层Si层I表面淀积厚度为I.3μπι，应力为I.3GPa的压应力SiN薄膜5，如图2c所示。
[0079]淀积工艺条件如下:
[0080]高频HF功率为0.45KW，
[0081 ] 低频LF功率为0.55KW，
[0082]高纯SiH4 流量为 0.18slm，
[0083]高纯NH3 流量为 2.0slm，
[0084]高纯氮气流量为2.3s Im，
[0085]反应室压强为3.3Torr，
[0086]反应室温度为400 °C。
[0087]步骤D:利用半导体光刻和刻蚀技术，刻蚀压应力SiN薄膜5，形成条形SiN薄膜阵列6，如图2(1所示。
[0088](Dl)在压应力SiN层5上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.12μηι的光刻板进行曝光，曝光的区域为宽度和间隔均为0.12μηι的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列；
[0089](D2)采用反应离子刻蚀RIE工艺，对淀积在SOI晶圆顶层Si层上的压应力SiN薄膜5进行刻蚀，形成宽度为0.12μπι的条形SiN薄膜阵列6，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅应力条，得到的带有SiN薄膜阵列6的SOI晶圆俯视图如图3所示，反应离子刻蚀RIE工艺条件与实施例1的步骤(4.1)相同；
[0090](D3)去除条形SiN薄膜阵列6上的光刻胶。
[0091]步骤Ε:对顶层Si层I表面形成条形SiN薄膜阵列6的SOI晶圆进行退火，如图2e所不O
[0092]先在升温速率为4°(:/1^11，温度为460°(:的条件下在惰性气体他中退火2.5小时;再以4°C/min的速率降温至室温。
[0093]在退火过程中，条形SiN薄膜阵列6的应力会进一步增强，导致SiN埋绝缘层2产生拉伸的塑性形变。
[0094]步骤F:去除SOI晶圆顶层Si层I表面的条形SiN薄膜阵列6，如图2f所示。
[0095]把淀积了条形SiN薄膜阵列6的SOI晶圆放入体积分数为85%的磷酸溶液中，在200°C下进行9分钟的湿法刻蚀，最终得到具有应变顶层Si层7的单轴张应变SOI晶圆材料。
【主权项】
1.基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法，包括如下步骤: (1)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiN埋绝缘层和Si衬底三层结构； (2)对清洗过的SOI晶圆进行He离子注入，S卩He将离子注入到SOI晶圆的SiN埋绝缘层与Si衬底界面处； (3)在离子注入后的SOI晶圆顶层Si上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或-1GPa以上的张应力SiN薄膜； (4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.Ιμπι?0.2μπι的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiN埋绝缘层发生整体的拉伸形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI; (5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiN埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失； (6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到SiN埋绝缘层晶圆级单轴张应变SOI或单轴压应SOI变材料。2.根据权利要求1所述的方法，其中步骤(I)中的SiN埋绝缘层SOI晶圆，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸、16英寸的不同规格，其顶层Si层厚度为100?500nm。3.根据权利要求1所述的方法，其中步骤(I)中对SiN埋绝缘层SOI晶圆进行清洗，其步骤如下: (Ia)使用丙酮和异丙醇对SOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染； (Ib)配置1: 1:3的氨水、双氧水、去离子水的混合溶液，并加热至120°C，将SOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SOI晶圆表面无机污染物； (Ic)将SOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。4.根据权利要求1所述的方法，其中步骤(2)中的离子注入，采用He离子，其注入剂量从1.2E14cm—2?1.2E16cm—2变化，注入能量根据顶层Si层厚度的不同从60Kev?180Kev变化。5.根据权利要求1所述的方法，其中步骤(3)在顶层Si上淀积压应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下: 高频功率HF为0.15KW?0.45KW; 低频功率LF从0.55KW?0.85KW； 高纯SiH4流量0.18sIm?0.42sIm，高纯冊3流量1.6sIm?2.0slm，高纯氮气流量1.7slm?2.3slm； 反应室压强2.3Torr?3.3Torr ； 反应室温度400 °C; 淀积厚度0.7μηι?1.3μηι。6.根据权利要求1所述的方法，其中步骤(3)在顶层Si上淀积张应力SiN层的工艺，采用等离子体化学气相淀积PECVD工艺，其参数如下: 高频功率HF为1.0KW?1.2KW; 低频功率LF从0.19KW?0.39KW； 高纯SiH4流量0.19slm?0.39slm，高纯NH3流量1.6slm?1.8slm，高纯氮气流量0.7slm?I.Islm; 反应室压强2.8Torr?3.2Torr ； 反应室温度400 °C; 淀积厚度0.7μηι?1.Ιμπι。7.根据权利要求1所述的方法，其特征在于步骤(4)中使用光刻和反应离子刻蚀RIE工艺方法将SiN层刻蚀成条状阵列，按如下步骤进行: (4a)在SiN层上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.12μπι?0.22μηι的光刻板进行曝光，曝光的区域为宽度和间隔均为0.12μηι?0.22μηι的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN层上形成条状光刻胶掩蔽膜阵列； (4b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SOI晶圆顶层Si上的无光刻胶掩蔽膜区域，即曝光区域下的SiN，留下条状光刻胶掩蔽膜下的SiN，得到宽度和间距均为0.12μπι?0.22μπι的SiN条状阵列； (4c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。8.根据权利要求1所述的方法，其中步骤(5)中的退火，其工艺条件是:温度:360°C?460 °C，时间:2.5?3.5小时，环境:He、Ne、Ar或它们的混合物。9.根据权利要求1所述的方法，其中步骤(6)中的湿法刻蚀去除SiN薄膜，是采用体积分数为85 %的磷酸溶液，在温度为150 0C?200 0C下进行5?20分钟的刻蚀。
【文档编号】H01L21/762GK105938812SQ201610446075
【公开日】2016年9月14日
【申请日】2016年6月20日
【发明人】郝跃, 戴显英, 祁林林, 苗东铭, 焦帅, 梁彬
【申请人】西安电子科技大学