用于表面编码方案超导量子比特系统的布线方法及布线板的制作方法
【专利摘要】本发明提供了一种用于表面编码方案超导量子比特系统的布线方法及布线板，属于量子系统领域。所述布线板包括量子芯片基片、若干个绝缘层、布线层和若干个接地层，所述量子芯片基片上设置有若干个量子比特和若干个耦合器，所述绝缘层覆盖设置在所述量子芯片基片的下表面；所述布线层设置于所述若干个绝缘层中的绝缘层内，所述布线层与所述量子比特和/或所述耦合器连接；所述若干个接地层对应设置于所述若干个绝缘层的上表面和下表面。本发明提供的用于表面编码方案超导量子比特系统的布线方法及布线板，通过设置有量子芯片基片、绝缘层、接地层的布线板，避免了在量子比特等关键器件上覆盖绝缘膜，导致量子比特退相干时间下降的问题。
【专利说明】
用于表面编码方案超导量子比特系统的布线方法及布线板
技术领域
[0001]本发明涉及量子系统领域，特别是涉及一种用于表面编码方案超导量子比特系统的布线方法及布线板。
【背景技术】
[0002]量子计算在大质数因子分解，全局搜索等数学问题的求解速度方面优于已知的经典计算算法。人们已经在多种不同的量子体系实现了一些简单的量子算法，超导量子比特系统是其中最有希望的系统之一。
[0003]然而由于现有的量子比特系统极其脆弱，环境中的各种噪音都会引起量子比特系统的快速退相干，无法完成较复杂的量子算法。为了克服这个问题，一方面，人们着力于提高量子比特系统的退相干时间；另一方面，Shor等人借鉴经典计算机的纠错编码方案，提出了用于量子计算系统的纠错编码方案。
[0004]随着理论的发展，人们提出了多种用于量子计算系统的纠错编码方案，其中的表面编码(英文名称Surface Code)方案由于以下两个原因成为最有希望的编码方案之一:1、检错校验码只包含局域校验码，这特别适合于超导量子比特系统，因为大部分超导量子比特系统只能实现局域耦合;2、较高的容错阈值，目前超导量子比特系统的错误率已经达到了表面编码方案的容错阈值要求。表面编码方案要求把量子比特系统排列成某种二维晶格结构，每个量子比特可以实现与邻近的量子的比特的可控耦合。在实际的量子比特系统中，除了量子比特外，系统还包含许多操作线路。
[0005]如果量子比特和所有线路都放在同一个平面内，量子比特和线，线和线之间会不可避免地出现交叠。然而量子比特系统极其脆弱，在量子比特上覆盖的绝缘层可能会导致量子比特的退相干时间极大地降低，最终导致它无法工作。如何实现表面编码方案的超导量子比特系统的布线是目前大家比较关心的一个问题。
【发明内容】
[0006]本发明的一个目的是提供一种用于表面编码方案超导量子比特系统的布线板，能够避免在量子比特等关键器件上覆盖绝缘膜，导致量子比特退相干时间下降的问题。
[0007]特别地，本发明提供了一种用于表面编码方案超导量子比特系统的布线板，包括:
[0008]量子芯片基片，所述量子芯片基片上设置有若干个量子比特和若干个耦合器，所述若干个量子比特中任意两相邻的量子比特之间直接耦合或者通过所述若干个耦合器中与之对应的親合器親合；
[0009]若干个绝缘层;所述绝缘层覆盖设置在所述量子芯片基片的下表面；
[0010]布线层，所述布线层设置于所述若干个绝缘层中的绝缘层内，所述布线层与所述量子比特和/或所述耦合器连接；以及
[0011 ]若干个接地层;所述若干个接地层对应设置于所述若干个绝缘层的上表面和下表面。
[0012]进一步地，所述量子芯片基片上的量子比特以晶格状排列。
[0013]进一步地，所述量子芯片基片上设有若干个孔，所述布线层通过穿过所述孔的引线与所述量子比特的控制线或所述耦合器的控制线连接。
[0014]进一步地，所述若干个孔设置于所述若干个量子比特和所述若干个耦合器形成的间隙处。
[0015]进一步地，所述若干个接地层均为金属层。
[0016]进一步地，所述布线层设置在所述若干个绝缘层中的同一个绝缘层内。
[0017]进一步地，所述布线层设置在所述若干个绝缘层中的不同的绝缘层内。
[0018]本发明还提供了一种用于表面编码方案超导量子比特系统的布线方法，应用在具有量子芯片基片、绝缘层、接地层的超导量子比特系统的布线板，其特征在于，在所述量子芯片基片的下方布线，在所述量子芯片基片上打孔，所述布线通过所述孔与所述量子芯片基片上的线路连接。
[0019]进一步地，所述布线是一层或者多层;所述布线设置在同一个所述绝缘层或者不同的所述绝缘层内。
[0020]进一步地，所述绝缘层的上表面和下表面覆盖有金属材质的接地层。
[0021]本发明提供的用于表面编码方案超导量子比特系统的布线方法及布线板，通过设置有量子芯片基片、绝缘层、接地层的布线板，避免了在量子比特等关键器件上覆盖绝缘膜，导致量子比特退相干时间下降的问题。
【附图说明】
[0022]后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中:
[0023]图1是根据本发明一个实施例的一种用于表面编码方案超导量子比特系统的布线板的结构不意图；
[0024]图2是根据本发明一个实施例的一种用于表面编码方案超导量子比特系统的布线板的俯视不意图。
【具体实施方式】
[0025]实施例1
[0026]图1是根据本发明一个实施例的一种用于表面编码方案超导量子比特系统的布线板的结构示意图，图2是根据本发明一个实施例的一种用于表面编码方案超导量子比特系统的布线板的俯视示意图。如图1所示，一种用于表面编码方案超导量子比特系统的布线板，包括:量子芯片基片1、若干个绝缘层2、若干个接地层3和布线层4。量子芯片基片I上设置有若干个量子比特11(图2示出)和若干个耦合器12(图2示出)，所述若干个量子比特11(图2示出)中任意两相邻的量子比特11之间直接耦合或者通过所述若干个耦合器12(图2示出)中与之对应的耦合器12耦合;绝缘层2覆盖设置在所述量子芯片基片I的下表面;布线层4设置于所述绝缘层2内，所述布线层4与所述量子比特11(图2示出)和/或所述耦合器12(图2示出)连接;所述接地层3对应设置于所述若干个绝缘层2的上表面和下表面。
[0027]具体地，如图2所示，量子芯片基片I上的量子比特11以二维的晶格状排列，每个量子比特11可以实现与邻近的量子比特11的可控耦合，或者量子比特11可以实现与邻近的耦合器12的可控耦合。每一个量子比特11具有量子比特的控制线14，每一个耦合器12均具有耦合器的控制线15，量子比特的控制线14和耦合器的控制线15凸出设置在量子芯片基片I上，用于与布线层4连接。在量子芯片基片I上设有若干个孔13，所述若干个孔13设置于量子芯片基片I上若干个量子比特11和若干个耦合器12形成的间隙处，所述若干个孔13的尺寸、形状以及位置可以根据布线要求进行选择，可选地，所述若干个孔13的形状是圆形或者多边形的，优选为圆形。绝缘层2内的布线层4通过穿过孔13的引线41与量子比特11的控制线14或耦合器12的控制线15连接。当然地，量子芯片基片I上还可以设置有其他的元件，其布线也可以通过穿过孔13的引线连接。布线层4位于量子芯片基片I的下方的绝缘层2内。每一个所述绝缘层2的上表面和下表面均覆盖设置有接地层3，以减少外部噪音或者其他因素对线路的干扰以及线路对量子比特11的干扰。接地层3为金属材质，可以是铝箔层、锡箔层、金属网或者其他的导电层。这样可以避免在量子比特等关键器件上覆盖绝缘膜导致的量子比特退相干时间下降。
[0028]在一个具体的实施方式中，布线层4设置在所述若干个绝缘层2中的同一个绝缘层2内。其适用于所布线路较为简单时，布线层4产生的干扰较小。
[0029]在另一个具体的实施方式中，布线层4设置在所述若干个绝缘层2中不同的绝缘层2内。其适用于所布线路较为复杂，布线层4之间会产生较大的干扰，此时将布线层4分别设置在不同的绝缘层2内，再每一个绝缘层2的上下表面处均覆盖设置有接地层3，即在不同的布线层4的绝缘层2之间通过接地层3隔开，从而减少不同线路之间的串扰，能够提高信号的保真度。
[0030]实施例2
[0031]本发明还提供了一种用于表面编码方案超导量子比特系统的布线方法，应用在如前所述的具有量子芯片基片1、绝缘层2、接地层3的超导量子比特系统的布线板，包括:在所述量子芯片基片I的下方布线，在所述量子芯片基片I上打孔13，所述布线通过所述孔13与所述量子芯片基片I上的线路连接，所述布线形成布线层4。
[0032]在一个优选的实施方式中，布线层4穿设于量子芯片基片I下方的绝缘层2内，穿设有布线层4的绝缘层3可以是一层或者多层;所述布线层4可设置在同一个所述绝缘层2或者不同的所述绝缘层2内。优选地，绝缘层2的上表面和下表面覆盖有金属材质的接地层3。接地层3的金属材质可以是铝箔层、锡箔层、金属网或者其他的导电层，以减少外部噪音或者其他因素对线路的干扰以及线路对量子比特11的干扰。
[0033]本发明提供的用于表面编码方案超导量子比特系统的布线板，通过设置有量子芯片基片1、若干个绝缘层2和若干个接地层3，以及设置在量子芯片基片上I的孔13，使得绝缘层2中的布线层4通过孔13与量子芯片基片I上的元件连接，避免了在量子比特等关键器件上覆盖绝缘膜，导致量子比特退相干时间下降的问题;通过在绝缘层2的上下表面均覆盖设置接地层3，可以减少外部噪音对线路的干扰以及线路对量子比特的干扰;通过布线层4分别设置在不同的绝缘层2内，再在不同的布线层4的绝缘层2之间通过接地层3隔开，从而减少不同线路之间的串扰，能够提高信号的保真度。
[0034]本发明提供的用于表面编码方案超导量子比特系统的布线方法，通过在所述量子芯片基片I上打孔13，所述布线层4通过所述孔13与所述量子芯片基片I上的线路连接，避免了在量子比特等关键器件上覆盖绝缘膜，导致量子比特退相干时间下降的问题;通过在绝缘层2的上下表面均覆盖设置接地层3，可以减少外部噪音对线路的干扰以及线路对量子比特的干扰;通过布线层4分别设置在不同的绝缘层2内，再在不同的布线层4的绝缘层2之间通过接地层3隔开，从而减少不同线路之间的串扰，能够提高信号的保真度。
[0035]至此，本领域技术人员应认识到，虽然本文已详尽示出和描述了本发明的示例性实施例，但是，在不脱离本发明精神和范围的情况下，仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此，本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。
【主权项】
1.一种用于表面编码方案超导量子比特系统的布线板，其特征在于，包括: 量子芯片基片，所述量子芯片基片上设置有若干个量子比特和若干个耦合器，所述若干个量子比特中任意两相邻的量子比特之间直接耦合或者通过所述若干个耦合器中与之对应的親合器親合； 若干个绝缘层;所述绝缘层覆盖设置在所述量子芯片基片的下表面； 布线层，所述布线层设置于所述若干个绝缘层中的绝缘层内，所述布线层与所述量子比特和/或所述耦合器连接；以及 若干个接地层;所述若干个接地层对应设置于所述若干个绝缘层的上表面和下表面。2.根据权利要求1所述的布线板，其特征在于，所述量子芯片基片上的量子比特以晶格状排列。3.根据权利要求1或2所述的布线板，其特征在于，所述量子芯片基片上设有若干个孔，所述布线层通过穿过所述孔的引线与所述量子比特的控制线或所述耦合器的控制线连接。4.根据权利要求3所述的布线板，其特征在于，所述若干个孔设置于所述若干个量子比特和所述若干个耦合器形成的间隙处。5.根据权利要求1-4中任一项所述的布线板，其特征在于，所述若干个接地层均为金属层。6.根据权利要求1-5中任一项所述的布线板，其特征在于，所述布线层设置在所述若干个绝缘层中的同一个绝缘层内。7.根据权利要求1-5中任一项所述的布线板，其特征在于，所述布线层设置在所述若干个绝缘层中的不同的绝缘层内。8.—种用于表面编码方案超导量子比特系统的布线方法，应用在具有量子芯片基片、绝缘层、接地层的超导量子比特系统的布线板，其特征在于，在所述量子芯片基片的下方布线，在所述量子芯片基片上打孔，所述布线通过所述孔与所述量子芯片基片上的线路连接。9.根据权利要求8所述的布线方法，其特征在于，所述布线是一层或者多层;所述布线设置在同一个所述绝缘层或者不同的所述绝缘层内。10.根据权利要求8或9所述的布线方法，其特征在于，所述绝缘层的上表面和下表面覆盖有金属材质的接地层。
【文档编号】H01L21/768GK105957832SQ201610317372
【公开日】2016年9月21日
【申请日】2016年5月12日
【发明人】郑亚锐, 吴玉林, 邓辉, 郭学仪, 闫智广, 宁鲁慧, 金贻荣, 朱晓波, 郑东宁
【申请人】中国科学院物理研究所