低触发耐正负压的scr esd防护器件及其工艺方法
【专利摘要】本发明适用于半导体器件领域，提供了一种低触发耐正负压的SCR ESD防护器件及其工艺方法，该器件包括：衬底，在衬底中形成的第一、第二掩埋层；在第一掩埋层上通过生长外延、掺杂后形成的第一阱，在第二掩埋层上生长成的外延层和在外延层上由外向内依次形成第二、第三、第四、第五阱；在第一、第三、第五阱中分别形成的第一、第三、第八有源区，在第三阱和第四阱的交界处、在第四阱和第五阱的交界处分别形成的第五、第六有源区；在第三阱中形成的第二、第四有源区，在第五阱中形成的第七有源区。本发明提供的器件能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
【专利说明】
低触发耐正负压的SCR ESD防护器件及其工艺方法
技术领域
[0001]本发明属于半导体器件领域，尤其涉及一种低触发耐正负压的SCRESD防护器件及其工艺方法。
【背景技术】
[0002]随着半导体工艺尺寸的缩小，器件工作电压与击穿电压的差距越来越小，集成电路的静电泄放(Electro-Static discharge，ESD)问题越来越显著。通常情况下IC端口的工作电压在OV到电源电压之间，从而普通器件端口的ESD结构也只需要保证端口电压在OV和电源电压之间时ESD器件没有漏电流。
[0003]图1为现有高触发耐正压的SCR器件剖面结构图，该结构包括P型衬底(PSUB)I，P型掩埋层(BP)2、17，P阱(PWELL)3、16，P掺杂有源区(P+)4、15，N掺杂有源区(N+)5、14，在应用时，P型衬底I通过P型掩埋层2、17及P阱3、16再通过P掺杂有源区4、15接地，N掺杂有源区5、14接地，栅(poly)6、13接地。该结构还包括N型掩埋层(BN)8，N型外延层(n-epi)10，N阱(爾^1^)12，？掺杂有源区(？+)7、11，_参杂有源区(奸)9小型掩埋层8通过~型外延层10小阱12，最后通过N掺杂有源区9接端口 PAD，P掺杂有源区7、11同样接端口 PAD。在应用时，P掺杂有源区7、11作为发射极，N阱12作为基极，P阱3、16作为集电极，构成横向PNP三极管。N阱12作为集电极，P阱3、16作为基极，N+有源区5、14作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR，等效电路如图2所示。
[0004]在ESD事件发生时，如果端口PAD电压高于地，并且达到N阱12和P阱3、16形成的PN结的反向击穿电压后，PN结被击穿，电流由N阱12流入P阱3、16，横向PNP和横向NPN导通，SCR结构被触发；当端口 PAD电压低于地，可通过P阱3、16和N阱12之间的PN结正向导通放电。
[0005]从该结构看，触发SCR结构需要端口PAD与地之间电压超过N阱12和P阱3、16之间的PN结的反向击穿电压，由于构成该PN结的两个阱的掺杂浓度都比较低，因此反向击穿电压较高，有可能高于芯片内部栅氧化层的击穿电压，从而无法起到ESD保护作用，并且此结构只适用于PAD正常工作电压高于地电压的情况下。
[0006]然而，在实际应用中，一些芯片中会出现端口电压高于电源电压或者低于地电位的负压的情况，而可控娃(Si I icon Controlled Rectifier，SCR)器件的导通是通过反向击穿低掺杂浓度的PN结来触发的，这个触发电压在一般的BCD工艺中为30?50V，如果触发电压高于芯片内部栅氧化层击穿电压，就会导致SCR器件起不到ESD保护作用，影响整个芯片的可靠性。
【发明内容】
[0007]本发明实施例的目的在于提供一种低触发耐正负压的SCRESD防护器件，旨在解决现有SCR ESD防护器件触发电压高于芯片内部栅氧化层击穿电压，无法实现有效的ESD防护的问题。
[0008]本发明实施例是这样实现的，一种低触发耐正负压的SCRESD防护器件，包括:
[0009]衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
[0010]在所述第一掩埋层上通过生长外延和反型掺杂形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层上由外向内依次形成第二阱、第三阱、第四阱和第五阱，所述第一阱、所述第二阱、所述第三阱、所述第四阱均为环状；
[0011]在所述第一阱中形成的第一有源区，在所述第三阱中形成的第三有源区，在所述第三阱和所述第四阱的交界处同时向所述第三阱和所述第四阱注入形成的第五有源区，在所述第四阱和所述第五阱的交界处同时向所述第四阱和所述第五阱注入形成的第六有源区，在所述第五阱中形成的第八有源区，所述第一有源区、第三有源区、第五有源区、第六有源区均为环状；
[0012]在所述第三阱中形成的第二有源区和第四有源区，在所述第五阱中形成的第七有源区，所述第二有源区、所述第四有源区、所述第七有源区均为环状，且由外到内依次为第一有源区、第二有源区、第三有源区、第四有源区、第五有源区、第六有源区、第七有源区和第八有源区；
[0013]所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
[0014]所述第一阱、所述第三阱、所述第五阱的掺杂类型相同，且与所述第二阱、所述第四阱的掺杂类型相反；
[0015]所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区的掺杂类型相同，且与所述第二有源区、所述第四有源区、所述第七有源区的掺杂类型相反；
[0016]所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
[0017]本发明实施例的另一目的在于，提供一种低触发耐正负压的SCRESD防护器件的工艺方法，所述工艺方法包括下述步骤:
[0018]在衬底中形成第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
[0019]在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层；
[0020]在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层上由外向内依次形成第二阱、第三阱、第四阱和第五阱，所述第一阱、所述第二阱、所述第三阱、所述第四阱均为环状；
[0021]在所述第一阱中形成第一有源区，在所述第三阱中形成第三有源区，在所述第三阱和所述第四阱的交界处同时向所述第三阱和所述第四阱注入形成第五有源区，在所述第四阱和所述第五阱的交界处同时向所述第四阱和所述第五阱注入形成第六有源区，在所述第五阱中形成第八有源区，所述第一有源区、第三有源区、第五有源区、第六有源区均为环状；
[0022]在所述第三阱中形成第二有源区和第四有源区，在所述第五阱中形成第七有源区，所述第二有源区、所述第四有源区、所述第七有源区均为环状，且由外到内依次为第一有源区、第二有源区、第三有源区、第四有源区、第五有源区、第六有源区、第七有源区和第八有源区；
[0023]所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
[0024]所述第一阱、所述第三阱、所述第五阱的掺杂类型相同，且与所述第二阱、所述第四阱的掺杂类型相反；
[0025]所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区的掺杂类型相同，且与所述第二有源区、所述第四有源区、所述第七有源区的掺杂类型相反；
[0026]所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
[0027]本发明实施例提供了一种低触发耐正负压的SCRESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
【附图说明】
[0028]图1为现有高触发耐正压的SCR器件剖面结构图；
[0029]图2为现有高触发耐正压的SCR器件的等效电路原理图；
[0030]图3为本发明实施例提供的低触发耐正负压的SCRESD防护器件的剖面结构图；
[0031]图4为本发明实施例提供的低触发耐正负压的SCRESD防护器件的等效电路原理图；
[0032]图5为本发明实施例提供的低触发耐正负压的SCRESD防护器件的工艺方法流程结构。
【具体实施方式】
[0033]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0034]本发明实施例提供了一种低触发耐正负压的SCRESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
[0035]一种低触发耐正负压的SCR ESD防护器件，所述器件包括:
[0036]衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
[0037]在所述第一掩埋层上通过生长外延和反型掺杂形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层上由外向内依次形成第二阱、第三阱、第四阱和第五阱，所述第一阱、所述第二阱、所述第三阱、所述第四阱均为环状；
[0038]在所述第一阱中形成的第一有源区，在所述第三阱中形成的第三有源区，在所述第三阱和所述第四阱的交界处同时向所述第三阱和所述第四阱注入形成的第五有源区，在所述第四阱和所述第五阱的交界处同时向所述第四阱和所述第五阱注入形成的第六有源区，在所述第五阱中形成的第八有源区，所述第一有源区、第三有源区、第五有源区、第六有源区均为环状；
[0039]在所述第三阱中形成的第二有源区和第四有源区，在所述第五阱中形成的第七有源区，所述第二有源区、所述第四有源区、所述第七有源区均为环状，且由外到内依次为第一有源区、第二有源区、第三有源区、第四有源区、第五有源区、第六有源区、第七有源区和第八有源区；
[0040]所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
[0041]所述第一阱、所述第三阱、所述第五阱的掺杂类型相同，且与所述第二阱、所述第四阱的掺杂类型相反；
[0042]所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区的掺杂类型相同，且与所述第二有源区、所述第四有源区、所述第七有源区的掺杂类型相反；
[0043]所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
[0044]本发明实施例提供了一种低触发耐正负压的SCRESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
[0045]以下结合具体实施例对本发明的实现进行详细描述:
[0046]图3示出了本发明实施例提供的低触发耐正负压的SCRESD防护器件的剖面结构，为了便于说明，仅示出了与本发明相关的部分。
[0047]作为本发明一实施例，该低触发耐正负压的SCRESD防护器件包括:
[0048]P型衬底(PSUB) I，在P型衬底I中通过扩散或离子注入形成的P型掩埋层(BP)2、29，在P型掩埋层2、29上通过生长外延以及反型掺杂形成的P阱(PWELL) 3、28，在P阱3、28中通过掺杂形成的P掺杂有源区(P+)4、27，P型掩埋层2、29通过P阱3、28和P掺杂有源区4、27接到地电位形成隔离。
[0049]在本发明实施例中，P型掩埋层(BP)2、P阱(PWELL)3、P掺杂有源区(P+)4分别与P型掩埋层(BP) 29、P阱(PffELL) 28、P掺杂有源区(P+)27从版图俯视的角度均为一个闭合的环形。
[0050]该结构还包括:在P型衬底I中通过扩散或离子注入形成的N型掩埋层(BN)5和在N型掩埋层5上生长成的N型外延层(n-epi) 12，以及在N型外延层(n-epi) 12中掺杂形成的N讲(NWELL)6、13、20、26。
[0051 ] 可以理解地，N型外延层(n-epi) 12是同时在P型掩埋层2、29，N型掩埋层(BN)5和P型衬底I上同时生长而成的，其中P型掩埋层2、29上的N型外延层(n-epi)通过反型掺杂形成为P阱(PWELL)3、28。
[0052]N型掩埋层5与N型外延层12及N阱6、13、20、26连接在一起，电位浮空。
[0053]在本发明实施例中，N阱(NWELL)6、N阱(NWELL) 13分别与N阱(NWELL) 26、N阱(NWELL)20从版图俯视的角度均为一个闭合的环形。
[0054]该结构还包括:在N型外延层(n-epi)12中掺杂形成的P阱(PWELL)10、24，在P阱10、24中掺杂形成的P掺杂有源区(P+)8、23，在P阱10、24中掺杂形成的N掺杂有源区(N+)7、9、22,25,在应用时，P, 1、24通过P掺杂有源区8、23接地，N掺杂有源区7、9、22、25同时接地。
[0055]在本发明实施例中，P阱(PWELL)10、N掺杂有源区(N+)7、P掺杂有源区8、N掺杂有源区(N+)9与P阱(PWELL)24、N掺杂有源区(N+)25、P掺杂有源区(P+)23、N掺杂有源区(N+)22从版图俯视的角度均为一个闭合的环形。
[0056]该结构还包括:在N型外延层(n-epi) 12中掺杂形成的P阱(PWELL)18，在P阱18中掺杂形成的P掺杂有源区(P+) 16，在P阱18中掺杂形成的N掺杂有源区(N+) 15、17，在应用时，P阱18通过P掺杂有源区16连接至端口 PAD电位，N掺杂有源区15、17同样连接到端口 PAD。
[0057]在本发明实施例中，N掺杂有源区(N+)15与N掺杂有源区(N+)17从版图俯视的角度为一个闭合的环形。
[0058]该结构还包括:在P阱10、24与N阱13、20的交界处同时向P阱10、24和N阱13、20注入形成的P掺杂有源区(P+)ll、21，以及在N阱13、20与P阱18的交界处同时向N阱13、20和P阱18注入形成的P掺杂有源区(P+)14、19。
[0059]在本发明实施例中，P掺杂有源区(P+)11、P掺杂有源区(P+)14分别与P掺杂有源区(P+)21、P掺杂有源区(P+)19从版图俯视的角度均为一个闭合的环形。
[0060]其中，对于注入的阱从外到内依次为:P阱3、28，N阱6、26，P阱10、24，N阱13、20，P阱18。
[0061]在应用时，P阱18作为发射极，N阱13、20作为基极，P阱10、24作为集电极，构成横向PNP三极管。N阱13、20作为集电极，P, 10、24作为基极，N掺杂有源区9、22作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR。
[0062]该种结构中，由于P掺杂有源区11、14、19、21具有高的掺杂浓度，因此N阱13、20和P掺杂有源区11、14、19、21形成的PN结具有低的反向击穿电压，这种SCR结构能够在低电压下被触发，从而起到ESD保护作用。另外由于从GND到PAD以及从PAD到GND都是相同的SCR结构，所以此结构能耐正负压。
[0063]作为本发明一实施例，该器件可以采用BCDMOS0.5um的工艺，其结构双向触发电压±13V，远低于芯片内部的栅氧化层击穿电压，因此能够起到ESD保护作用，在人体模型(Human-Body Model，HBM)下ESD防护能力8000V。
[0064]能够想到地，可以通过将掺杂类型(P+和N+)互换，并且将PAD端口和GND端口的连接关系也互换，同样可以得到相同性能的低触发耐正负压的SCR ESD防护器件。
[0065]本发明实施例提供了一种低触发耐正负压的SCRESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
[0066]本发明实施例的另一目的在于，提供一种低触发耐正负压的SCRESD防护器件的工艺方法，包括下述步骤:
[0067]在衬底中形成第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
[0068]在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层；
[0069]在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层上由外向内依次形成第二阱、第三阱、第四阱和第五阱，所述第一阱、所述第二阱、所述第三阱、所述第四阱均为环状；
[0070]在所述第一阱中形成第一有源区，在所述第三阱中形成第三有源区，在所述第三阱和所述第四阱的交界处同时向所述第三阱和所述第四阱注入形成第五有源区，在所述第四阱和所述第五阱的交界处同时向所述第四阱和所述第五阱注入形成第六有源区，在所述第五阱中形成第八有源区，所述第一有源区、第三有源区、第五有源区、第六有源区均为环状；
[0071]在所述第三阱中形成第二有源区和第四有源区，在所述第五阱中形成第七有源区，所述第二有源区、所述第四有源区、所述第七有源区均为环状，且由外到内依次为第一有源区、第二有源区、第三有源区、第四有源区、第五有源区、第六有源区、第七有源区和第八有源区；
[0072]所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
[0073]所述第一阱、所述第三阱、所述第五阱的掺杂类型相同，且与所述第二阱、所述第四阱的掺杂类型相反；
[0074]所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区的掺杂类型相同，且与所述第二有源区、所述第四有源区、所述第七有源区的掺杂类型相反；
[0075]所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
[0076]以下结合具体实施例对本发明的实现进行详细描述:
[0077]图5示出了本发明实施例提供的低触发耐正负压的SCRESD防护器件的工艺方法流程结构，为了便于说明，仅示出了与本发明相关的部分。
[0078]作为本发明一实施例，结合附图3、4，该低触发耐正负压的SCRESD防护器件的工艺方法流程包括下述步骤:
[0079]在步骤SlOl中，在P型衬底(PSUB)I中通过扩散形成P型掩埋层(BP)2、29，以及N型掩埋层(BN) 5;
[0080]在本发明实施例中，P型掩埋层(BP)2与P型掩埋层(BP)29从版图俯视的角度均为一个闭合的环形，N型掩埋层(BN)5位于环形中。
[0081 ] 在步骤S102中，在P型掩埋层(BP)2、29，N型掩埋层5和P型衬底I上生长N型外延层(n_epi)12;
[0082]在步骤S103中，在P型掩埋层2、29上的N型外延层(n-epi)通过反型掺杂形成P阱(PWELL)3、28，在N型掩埋层5上的N型外延层(η-印i)12上掺杂形成P阱(PWELL)10、18、24，当然多个P阱可以同时形成；
[0083]在本发明实施例中，P型掩埋层2、29上的N型外延层(n-epi)在反型掺杂后变为P阱(PWELL)3、28，且P阱(PWELL)3与P阱(PWELL)28从版图俯视的角度均为一个闭合的环形，而N型掩埋层5上的N型外延层(n-epi) 12在反型掺杂后依然有部分保留，且P阱(PWELL) 10与P阱(PWELL)24从版图俯视的角度均为一个闭合的环形。
[0084]在步骤S104中，在N型外延层12上掺杂形成N阱(NWELL)6、13、20、26;
[0085]在本发明实施例中，N型掩埋层5与N型外延层12及N阱6、13、20、26连接在一起，电位浮空。
[0086]在本发明实施例中，N阱(NWELL)6、N阱(NWELL) 13分别与N阱(NWELL) 26、N阱(NWELL)20从版图俯视的角度均为一个闭合的环形。
[0087]在步骤S105中，在P阱3、28中通过掺杂形成的P掺杂有源区(P+)4、27，在P阱10、24中掺杂形成的P掺杂有源区(P+)8、23，在P阱18中掺杂形成的P掺杂有源区(P+)16，在P阱10、24与N阱13、20的交界处同时向P阱10、24和N阱13、20注入形成P掺杂有源区(P+)ll、21，在N阱13、20与P阱18的交界处同时向N阱13、20和P阱18注入形成P掺杂有源区(P+)14、19;
[0088]其中，对于注入的阱从外到内依次为:P阱3、28，N阱6、26，P阱10、24，N阱13、20，P阱18。
[0089]在本发明实施例中，P掺杂有源区(P+)4、P掺杂有源区(P+)8、P掺杂有源区(P+)ll、P掺杂有源区(P+) 14分别与P掺杂有源区(P+)27、P掺杂有源区(P+)23、P掺杂有源区(P+)21、P掺杂有源区(p+)19从版图俯视的角度均为一个闭合的环形。
[0090]在步骤S106中，在P阱10、24中掺杂形成的N掺杂有源区(N+)7、9、22、25，在P阱18中掺杂形成的N掺杂有源区(N+) 15、17。
[0091]在本发明实施例中，N掺杂有源区(N+)7、N掺杂有源区(N+)9、N掺杂有源区(N+)15分别与N掺杂有源区(N+)25、N掺杂有源区(N+)22、N掺杂有源区(N+)17从版图俯视的角度均为一个闭合的环形。
[0092]P型掩埋层2、29通过P阱3、28和P掺杂有源区4、27接到地电位形成隔离。在应用时，P阱18通过P掺杂有源区16连接至端口 PAD电位，N掺杂有源区15、17同样连接到端口 PAD。
[0093]结合图4的等效电路原理，其中，R PWELL为P阱18的等效电阻，R pwell为P阱10、24的等效电阻。
[0094]在应用时，P阱18作为发射极，N阱13、20作为基极，P阱10、24作为集电极，构成横向PNP三极管。N阱13、20作为集电极，P, 10、24作为基极，N掺杂有源区9、22作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR。
[0095]该种结构中，由于P掺杂有源区11、14、19、21具有高的掺杂浓度，因此N阱13、20和P掺杂有源区11、14、19、21形成的PN结具有低的反向击穿电压，这种SCR结构能够在低电压下被触发，从而起到ESD保护作用。另外由于从GND到PAD以及从PAD到GND都是相同的SCR结构，所以此结构能耐正负压。
[0096]作为本发明一实施例，该器件可以采用BCDMOS0.5um的工艺，其结构双向触发电压±13V，远低于芯片内部的栅氧化层击穿电压，因此能够起到ESD保护作用，在人体模型(Human-Body Model，HBM)下ESD防护能力8000V。
[0097]本发明实施例提供了一种低触发耐正负压的SCRESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
[0098]以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种低触发耐正负压的SCR ESD防护器件，其特征在于，所述器件包括: 衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中； 在所述第一掩埋层上通过生长外延和反型掺杂形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层上由外向内依次形成第二阱、第三阱、第四阱和第五阱，所述第一阱、所述第二阱、所述第三阱、所述第四阱均为环状； 在所述第一阱中形成的第一有源区，在所述第三阱中形成的第三有源区，在所述第三阱和所述第四阱的交界处同时向所述第三阱和所述第四阱注入形成的第五有源区，在所述第四阱和所述第五阱的交界处同时向所述第四阱和所述第五阱注入形成的第六有源区，在所述第五阱中形成的第八有源区，所述第一有源区、第三有源区、第五有源区、第六有源区均为环状； 在所述第三阱中形成的第二有源区和第四有源区，在所述第五阱中形成的第七有源区，所述第二有源区、所述第四有源区、所述第七有源区均为环状，且由外到内依次为第一有源区、第二有源区、第三有源区、第四有源区、第五有源区、第六有源区、第七有源区和第八有源区； 所述第一掩埋层与所述第二掩埋层的掺杂类型相反； 所述第一阱、所述第三阱、所述第五阱的掺杂类型相同，且与所述第二阱、所述第四阱的掺杂类型相反； 所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区的掺杂类型相同，且与所述第二有源区、所述第四有源区、所述第七有源区的掺杂类型相反； 所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。2.如权利要求1所述的器件，其特征在于，所述衬底为P型衬底； 所述第一掩埋层为P型掩埋层，所述第二掩埋层为N型掩埋层； 所述外延层为N型外延层； 所述第一阱、所述第三阱、所述第五阱均为P阱，所述第二阱、所述第四阱均为N阱； 所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区均为P掺杂有源区； 所述第二有源区、所述第四有源区、所述第七有源区均为N掺杂有源区。3.如权利要求1所述的器件，其特征在于，所述有源区、所述阱以及掩埋层可以通过离子注入或扩散形成。4.如权利要求1所述的器件，其特征在于，所述器件的线宽为BCDMOS0.5um。5.—种低触发耐正负压的SCR ESD防护器件的工艺方法，其特征在于，所述工艺方法包括下述步骤: 在衬底中形成第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中； 在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层； 在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层上由外向内依次形成第二阱、第三阱、第四阱和第五阱，所述第一阱、所述第二阱、所述第三阱、所述第四阱均为环状； 在所述第一阱中形成第一有源区，在所述第三阱中形成第三有源区，在所述第三阱和所述第四阱的交界处同时向所述第三阱和所述第四阱注入形成第五有源区，在所述第四阱和所述第五阱的交界处同时向所述第四阱和所述第五阱注入形成第六有源区，在所述第五阱中形成第八有源区，所述第一有源区、第三有源区、第五有源区、第六有源区均为环状；在所述第三阱中形成第二有源区和第四有源区，在所述第五阱中形成第七有源区，所述第二有源区、所述第四有源区、所述第七有源区均为环状，且由外到内依次为第一有源区、第二有源区、第三有源区、第四有源区、第五有源区、第六有源区、第七有源区和第八有源区； 所述第一掩埋层与所述第二掩埋层的掺杂类型相反； 所述第一阱、所述第三阱、所述第五阱的掺杂类型相同，且与所述第二阱、所述第四阱的掺杂类型相反； 所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区的掺杂类型相同，且与所述第二有源区、所述第四有源区、所述第七有源区的掺杂类型相反； 所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。6.如权利要求5所述的工艺方法，其特征在于，所述衬底为P型衬底； 所述第一掩埋层为P型掩埋层，所述第二掩埋层为N型掩埋层； 所述外延层为N型外延层； 所述第一阱、所述第三阱、所述第五阱均为P阱，所述第二阱、所述第四阱均为N阱； 所述第一有源区、所述第三有源区、所述第五有源区、所述第六有源区、所述第八有源区均为P掺杂有源区； 所述第二有源区、所述第四有源区、所述第七有源区均为N掺杂有源区。7.如权利要求5所述的工艺方法，其特征在于，所述有源区可以通过离子注入或扩散形成。8.如权利要求5所述的工艺方法，其特征在于，所述器件的工艺线宽为0.5um。
【文档编号】H01L27/02GK105957833SQ201610321776
【公开日】2016年9月21日
【申请日】2016年5月16日
【发明人】杜明, 裴国旭, 董巧, 邓颖慧, 汤波, 李晓辉
【申请人】深圳市国微电子有限公司