半导体封装结构的制作方法
【专利摘要】本发明实施例公开了半导体封装结构，所述半导体封装结构包括：第一基板；设置在所述第一基板上的第一半导体芯片；以及，位于所述第一半导体芯片上的被动元器件，其中，在俯视图中，所述被动元器件设置在所述半导体芯片的边缘内。本发明提供的半导体封装结构可在维持被动元器件的尺寸和半导体封装的导电凸块的布局的同时符合成本效率和具有小封装尺寸的要求。
【专利说明】
半导体封装结构[0001 ]本发明要求申请日为2015年3月9日，专利号为62/130,048的美国临时专利的优先 权，该美国专利的全部内容均包含在本发明中。另外，本发明还要求申请日为2015年3月19 日，专利号为62/135，322的美国临时专利的优先权，该美国临时专利的全部内容包含在本 发明中。【
技术领域
】
[0002]本发明涉及集成电路(Integrated circuits)技术领域，尤其涉及一种半导体封装结构。【【背景技术】】
[0003]为了确保电子产品和通信设备的小型化和多功能性，要求半导体封装 (semiconductor package)的尺寸小，以支持多引脚(pin)连接，高速度和高功能性。传统的半导体封装通常放置被动元器件(passive devices)嵌入到基板(substrate)中或设置在所述基板的焊球旁边。但是，嵌入的被动元器件要求复杂的处理步骤并引发高的费用成本。 另外，设置在基板的焊球旁边的被动元器件被要求薄，而且还会占据用于布置焊球的空间。
[0004]因此，需要一种新颖的半导体封装结构。【
【发明内容】
】
[0005]本发明提供半导体封装结构，可在维持被动元器件的尺寸和半导体封装的导电凸块的布局的同时符合成本效率和具有小封装尺寸的要求。
[0006]本发明提供的一种半导体封装结构，包括:第一基板;设置在所述第一基板上的第一半导体芯片；以及，位于所述第一半导体芯片上的被动元器件，其中，在俯视图中，所述被动元器件设置在所述半导体芯片的边缘内。
[0007]本发明提供的另一种半导体封装结构，包括:第一基板;设置在所述第一基板上的第一半导体芯片；以及，位于所述第一半导体芯片上的独立的被动元器件。
[0008]本发明提供的另一种半导体封装结构，包括:第一基板;设置在所述第一基板上的第一半导体芯片；以及，独立的被动元器件，直接位于所述第一半导体芯片上，且完全重叠所述第一半导体芯片，其中，在俯视图中，所述被动元器件与所述第一半导体芯片之间的重叠区域被所述第一半导体芯片的边表面所包围。采用上述的半导体封装结构，本发明实施例可在维持被动元器件的尺寸和半导体封装的导电凸块的布局的同时符合成本效率和具有小封装尺寸的要求。【【附图说明】】
[0009]图1-3为依据本发明的一些实施例的半导体封装结构的一些剖视图。
[0010]图4为图1-3的俯视图，显示图1-3所示的半导体封装结构基板、半导体芯片以及被动元器件的布局。
[0011]图5为依据本发明的一些实施例的半导体封装结构的剖视图。
[0012]图6为图5的俯视图，显示图5所示的半导体封装结构基板、半导体芯片以及被动元器件的布局。
[0013]图7为依据本发明的一些实施例的半导体封装结构的剖视图。
[0014]图8为图7的俯视图，显示图7所示的半导体封装结构基板、半导体芯片以及被动元器件的布局。
[0015]图9为依据本发明的一些实施例的半导体封装结构的剖视图。
[0016]图10为图9的俯视图，显示图9所示的半导体封装结构基板、半导体芯片以及被动元器件的布局。[〇〇17]图11为依据本发明的一些实施例的半导体封装结构的剖视图。
[0018]图12为图11的俯视图，显示图11所示的半导体封装结构基板、半导体芯片以及被动元器件的布局。
[0019]图13-14为依据本发明的一些实施例的半导体封装结构的一些剖视图。
[0020]图15为图13-14的俯视图，显示图13-14所示的半导体封装结构基板、半导体芯片以及被动元器件的布局。【【具体实施方式】】
[0021]接下面的描述为本发明预期的最优实施例。这些描述用于阐述本发明的大致原则而不应用于限制本发明。本发明的保护范围应在参考本发明的权利要求的基础上进行认定。[〇〇22]实施例提供了一种半导体封装结构。该半导体封装结构为系统级封装以^以!!!-1n-Package，SIP)。所述半导体封装结构包括直接放置在(posit1ned)半导体芯片 (semiconductor die)上的独立(discrete)被动元器件，在维持所述被动元器件的尺寸和所述半导体封装的导电凸块(bump)的布局(arrangement)时，所述半导体封装结构可满足成本效率和具有小封装尺寸的要求。[〇〇23]图1为依据本发明的一些实施例的半导体封装结构500a的剖视图。图4为图1的俯视图，显示半导体封装结构500a的布局。为简单显示基板的布局，图4中并未示出半导体封装结构500a的半导体芯片、被动元器件、填充物(molding compound)以及导线。
[0024] 如图1所示，半导体封装结构500a通过多个导电凸块(conductive bump)350安装在(mounted)基础(base)600上。在一些实施例中，基础600可为印刷电路板(Printed Circuit BoarcUPCB)，且导电凸块350可为焊接凸块(solder bump)。半导体封装结构500a 包括第一基板200，半导体芯片300和被动元器件400。需要注意的是，第一基板200、半导体芯片300和被动元器件400为半导体封装结构500a的独立的，单独元件。[〇〇25]如图1及图4所示，第一基板200提供给它上面的半导体芯片300和被动元器件400。 第一基板200包括靠近上表面201设置的至少一个衬垫(pad)202。衬垫202作为安装在第一基板200上的半导体芯片300的输入/输出连接。第一基板200还包括形成在第一基板200内用来親接衬垫202的互连连接(interconnect1n)(未图示)。在一些实施例中，第一基板200 可为半导体基板，例如，硅基板。在其他一些实施例中，第一基板200可包括电介质材料 (dielectric material)，例如，有机材料。在一些实施例中，有机材料包括聚丙稀(PP)与玻璃纤维，环氧树脂，聚酰亚胺，氰酸酯，其它合适的材料中任一种，或它们的组合。
[0026] 如图1及图4所示，半导体芯片300设置在第一基板200的上表面201上。在一些实施例中，半导体芯片300通过包括导线或衬垫的导电结构耦接于第一基板200。在一些实施例中，且如图1所示，半导体芯片300通过引线结合技术(wire bonding technology)親接于第一基板200。半导体芯片300可通过半导体芯片300与第一基板200之间的粘附材料(未图示) (adhes1n)安装在第一基板200的上表面201上。在一些实施例中，半导体芯片300可包括逻辑芯片，该逻辑芯片包括中央处理单元(Central Processing Unii^Cro)，图形处理单元 (Graphics Processing Unit，GF*U)，动态随机存取存储器(Dynamic Random Access Memory，DRAM)控制器中任一种，或者它们的任意组合。[〇〇27]如图1及图4所示，独立的被动元器件400直接设置在半导体芯片300的上表面301。 被动元器件400设置为完全重叠半导体芯片300。如图4所示，在俯视图中，被动元器件400与半导体芯片300的重叠区域由半导体芯片300的边表面303所包围。换言之，在图4所示的俯视图中，被动元器件400设置在半导体芯片300的上表面301的边界(也即，边表面303)内。被动元器件400的衬垫402(端子)也完全重叠半导体芯片300。在一些实施例中，被动元器件 400可包括电容器、电阻器、电感器、二极管中任一种，并不限于此。在一些实施例中，如图1 所示，被动元器件400的衬垫(端子)402可结合(bond)在半导体芯片300的上表面301。被动元器件400的衬垫(端子)402通过导线206耦接于半导体芯片300的相应衬垫302。另外，半导体芯片300的衬垫302通过导线204耦接于第一基板200的相应衬垫202。在一些实施例中，被动元器件400通过导线204和206耦接于第一基板200。[0〇28] 如图1所示，半导体封装结构500a还包括填充物(molding compound)360,覆盖第一基板200的上表面201，并包覆半导体芯片300、被动元器件400、导线204和206。在一些实施例中，填充物360可由非导电材料，例如环氧树脂，树脂，可模制的聚合物或者类似物等所构成。[〇〇29]图2为依据本发明的一些实施例的半导体封装结构500b的剖视图。图4也为图2的俯视图，显示半导体封装结构500b的布局。为简单显示基板的布局，图4中并未示出半导体封装结构500b的半导体芯片、被动元器件、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1已经描述的元件相同或相似的元件将不重复描述。
[0030] 如图2及图4所示，半导体封装结构500b的半导体芯片300可通过覆晶技术(flip chip technology)親接于第一基板300。在一些实施例中，且如图2所示，被动元器件400的衬垫(端子)402通过导线207耦接于第一衬垫200的相应衬垫202。在该实施例中，半导体芯片300可包括覆晶半导体芯片。在其他一些实施例中，半导体芯片300通过引线结合技术耦接于第一基板200。例如，半导体芯片300可通过半导体芯片300与第一基板200之间的粘附材料(未图示)安装在第一基板200的上表面201上。另外，半导体芯片300的衬垫通过导线 204耦接于第一基板200的相应衬垫。[〇〇31]图3为依据本发明的一些实施例的半导体封装结构500c的剖视图。图4也为图3的俯视图，显示半导体封装结构500c的布局。为简单显示基板的布局，图4中并未示出半导体封装结构500c的半导体芯片、被动元器件、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-2已经描述的元件相同或相似的元件将不重复描述。[〇〇32] 如图1、3及4所示，半导体封装结构500a与500c的一个不同之处在于半导体封装结构500c的被动元器件400的衬垫(端子)402直接与半导体芯片300的相应衬垫304连接。衬垫 304靠近半导体芯片300的上表面301设置。在该实施例中，半导体芯片300具有再分配(重定向)(redistribut1n(redirect))作用以为安装在其上的被动元器件400进行准备。通过半导体芯片300的互连连接结构和衬垫302和304,被动元器件400的衬垫(端子)402可重定向到半导体芯片300的其他位置(例如，衬垫302的位置)。[〇〇33]图5为依据本发明的一些实施例的半导体封装结构500d的剖视图。图6为图5的俯视图，显示半导体封装结构500d的布局。为简单显示基板的布局，图6中并未示出半导体封装结构500d的半导体芯片、第二基板、被动元器件、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-4已经描述的元件相同或相似的元件将不重复描述。[〇〇34] 如图5及图6所示，图1中所示的半导体封装结构500a与半导体封装结构500d的一个不同之处在于，半导体封装结构500d还包括载体(carrier )，例如，第二基板250,垂直地位于半导体芯片300和被动元器件400之间。独立的被动元器件400通过第二基板250与半导体芯片300隔离。在一些实施例中，第一基板200和第二基板250可具有相似的结构且可由相似的步骤形成。应当注意的是，如图6所示，在俯视图中，第二基板250的面积(area)小于半导体芯片300的面积以及小于第一基板200的面积。因此，半导体芯片300的衬垫302暴露在第二基板250外。[〇〇35]第二基板250包括靠近上表面251的衬垫252和254。另外，第二基板250还包括耦接于衬垫252和254的互连连接(未图示)。在该实施例中，第二基板250设计为具有重新分配 (重定向)作用以为安装在其上的被动元器件400做准备。被动元器件400可结合在第二基板 250上，被动元器件400的衬垫(端子)402可通过第二基板250的路线安排(或互连连接)、衬垫252和254重定向到第二基板250的特定位置(例如，衬垫208的位置)。作为举例，半导体封装结构500d的被动元器件400的衬垫(端子)402直接与第二基板250的相应衬垫254连接。被被动元器件400覆盖的衬垫254可设计为耦接于衬垫252，其中，衬垫252暴露在被动元器件 400外。因此，被动元器件400可通过导线208耦接于半导体芯片300。[〇〇36]图7为依据本发明的一些实施例的半导体封装结构500e的剖视图。图8为图7的俯视图，显示半导体封装结构500e的布局。为简单显示第一基板的布局，图8中并未示出半导体封装结构500e的半导体芯片、第二基板、被动元器件、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-6已经描述的元件相同或相似的元件将不重复描述。[〇〇37] 如图7及图8所示，图5-6所示的半导体封装结构500d和半导体封装结构500e的一个不同之处在于，半导体封装结构500e还包括一个或多个半导体芯片，例如，半导体芯片 307和305,直接设置在第二基板250上。另外，被动元器件400设置在半导体芯片307和305旁边。第二基板250的衬垫252暴露在被动元器件400和半导体芯片307和305外。[〇〇38]如图7所示，在一些实施例中，半导体芯片307和305通过导电结构耦接于第二基板 250。更具体的，半导体芯片307的衬垫257通过半导体凸块256耦接于第二基板250的衬垫 255。半导体芯片305的一些衬垫258通过导线212耦接于第二基板250的相应衬垫252。另外， 半导体芯片305的一些衬垫258通过导线214耦接于半导体芯片300的相应衬垫302。半导体芯片305的其他一些衬垫258通过导线216耦接于第一基板200的相应衬垫202。在该实施例中，半导体芯片300可包括倒装(flip-chip)半导体芯片。
[0039]在该实施例中，如图7所示，第二基板250设计为具有重新分配(重定向)作用以为安装在其上的被动元器件400、半导体芯片307和305做准备。被动元器件400的衬垫(端子) 402、半导体芯片307的衬垫257以及半导体芯片305的衬垫258可通过第二基板250的路线安排(或互连连接)、衬垫252和255重定向至第二基板250的特定位置(例如，衬垫252的位置)。
[0040]在该实施例中，如图7所示，第二基板250的衬垫252暴露在被动元器件400、半导体芯片307和305外。第二基板250的衬垫252通过导线208耦接至半导体芯片300的衬垫302。第二基板250的衬垫252通过导线210耦接至第一基板200的相应衬垫202。[〇〇41]图9为依据本发明的一些实施例的半导体封装结构500f的剖视图。图10为图9的俯视图，显示半导体封装结构500f的布局。为简单显示第一基板的布局，图10中并未示出半导体封装结构500f的半导体芯片、第二基板、被动元器件、载体、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-8已经描述的元件相同或相似的元件将不重复描述。 [〇〇42] 如图9及图10所示，图1所示的半导体封装结构500a和半导体封装结构500f的一个不同之处在于，半导体封装结构500f还包括载体，例如，绝缘材料块(insulating material brick)450,直接位于半导体芯片300上。独立的被动元器件400嵌入在绝缘材料块450中。因此，被动元器件400通过绝缘材料块450与半导体芯片300隔离。在一些实施例中，如图9所示，绝缘材料块450可通过绝缘材料块450与半导体芯片300以及第一基板200之间的粘附材料安装在半导体芯片300的上表面301上。在该实施例中，半导体芯片300可包括倒装半导体芯片。[〇〇43]如图9及图10所示，被动元器件400的衬垫(端子)402暴露在绝缘材料块450的表面 452外，其中，表面452位于远离半导体芯片300的位置。在一些实施例中，绝缘材料块450由绝缘材料形成。绝缘材料块450不受任何耦接于被动元器件400的导电结构的影响，以便被动元器件400仅通过外部导电结构耦接于半导体芯片300和/或第一基板200,其中，所述外部导电结构设置在绝缘材料块450外部。例如，被动元器件400的衬垫(端子)402通过导线 260耦接于半导体芯片300的衬垫302。被动元器件400的衬底(端子)402通过导线262耦接于第一基板200的相应衬底202。[〇〇44]图11为依据本发明的一些实施例的半导体封装结构500g的剖视图。图12为图11的俯视图，显示半导体封装结构500g的布局。为简单显示第一基板的布局，图12中并未示出半导体封装结构500g的半导体芯片、第二基板、被动元器件、载体、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-10已经描述的元件相同或相似的元件将不重复描述。 [〇〇45] 如图11及图12所示，图9-10所示的半导体封装结构500f和半导体封装结构500g的一个不同之处在于，半导体封装结构500g还包括嵌入在绝缘材料块450中的半导体芯片 306。半导体芯片306通过绝缘材料块450与被动元器件400隔离。如图11所示，被动元器件 400的衬垫(端子)402和半导体芯片306的衬垫270暴露在绝缘材料块450的表面454外。表面 454与表面452相对且靠近半导体芯片300。因此，被动元器件400的衬垫(端子)402和半导体芯片306的衬垫270通过导电凸块264耦接至半导体芯片300的衬垫302。半导体芯片300与导电凸块264连接的衬垫302被绝缘材料块450所覆盖。另外，如图12所示，在俯视图中，被动元器件400和半导体芯片306也被绝缘材料块450所覆盖。在该实施例中，半导体芯片300可包括倒装半导体芯片。在其他一些实施例中，半导体芯片300通过引线结合技术耦接至第一基板200。例如，半导体芯片300可通过半导体芯片300与第一基板200之间的粘附材料(未图示)安装到第一基板200的上表面201。另外，半导体芯片300的衬垫通过导线耦接至第一基板200的相应衬垫。
[0046]图13为依据本发明的一些实施例的半导体封装结构500h的剖视图。图15为图13的俯视图，显示半导体封装结构500h的布局。为简单显示第一基板的布局，图15中并未示出半导体封装结构500h的半导体芯片、第二基板、被动元器件、载体、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-12已经描述的元件相同或相似的元件将不重复描述。
[0047]如图13及图15所示，图11-12所示的半导体封装结构500g和半导体封装结构500h的一个不同之处在于，被动元器件400的衬垫(端子)402和半导体芯片306的衬垫270暴露在绝缘材料块450的表面452外，其中，绝缘材料块450位于半导体芯片300之外。另外，如图15所示，在俯视图中，半导体芯片306中用于衬垫270的表面设置为暴露在绝缘材料块450的表面452之外。由于绝缘材料块450不受任何耦接于被动元器件400和半导体芯片306的导电结构的影响，被动元器件400和半导体芯片306仅通过外部导电结构耦接于半导体芯片300和/或第一基板200，其中，所述外部导电结构设置在绝缘材料块450外部。例如，被动元器件400的衬垫(端子)402和半导体芯片306的衬垫270分别通过导线260和272耦接于半导体芯片300的衬垫302。被动元器件400的衬垫(端子)402和半导体芯片306的衬垫270分别通过导线262和274耦接于第一基板200的衬垫202。
[0048]可选择地，半导体封装500f、500g或500h的被动元器件400可分别设置为靠近同一个绝缘材料块450的表面452和454。因此，不同的被动元器件400的衬垫(端子)402可分别暴露在绝缘材料块450的表面452和454外。类似地，位于绝缘材料块450旁边的半导体芯片306和被动元器件400可分别设置为靠近同一个绝缘材料块450的表面452和454。因此，半导体芯片306的衬垫270和被动元器件400的衬垫(端子)402可均分别地暴露在绝缘材料块450的表面452和454外。应当注意的是，嵌入在绝缘材料块450中的被动元器件400和半导体芯片306可使用导电凸块和导线与半导体芯片300和/或第一基板200电连接。
[0049]图14为依据本发明的一些实施例的半导体封装结构500i的剖视图。图15还为图14的俯视图，显示半导体封装结构500i的布局。为简单显示第一基板的布局，图15中并未示出半导体封装结构500i的半导体芯片、第二基板、被动元器件、载体、填充物以及导线。为简洁起见，下文的实施例中与那些依据图1-13已经描述的元件相同或相似的元件将不重复描述。
[0050]如图14及图15所示，图14、15所示的半导体封装结构500h和半导体封装结构500i的一个不同之处在于，半导体封装结构500i的半导体芯片306直接设置在绝缘材料块450上。如图14所示，半导体芯片306设置在绝缘材料块450外。更具体而言，半导体芯片306直接设置在绝缘材料块450的表面452，其中，表面452远离半导体芯片300。在一些实施例中，半导体芯片306设置在被动元器件400旁边且不覆盖被动元器件400的衬垫(端子)402。如图15所示，半导体芯片306用于设置衬垫270的表面暴露在绝缘材料块450的表面452外。另外，半导体芯片306的衬垫270与被动元器件400的衬垫(端子)402不共面。
[0051]实施例提供半导体封装结构。半导体封装结构包括第一基板、安装在第一基板上的半导体芯片，位于半导体芯片上的独立的被动元器件。在一些实施例中，独立的被动元器件可直接耦接于第一半导体芯片的衬垫。可选择的，被动元器件可通过导线耦接至半导体芯片。在一些实施例中，独立的被动元器件可通过独立的被动元器件与半导体芯片之间的载体与半导体芯片隔离。载体的面积设计为小于半导体芯片的面积和小于第一基板的面积。载体可包括第二基板或绝缘材料块。当载体包括第二基板，被动元器件可设置在具有重新分配(重定向)作用的第二基板上。另外，第二基板上可提供安装在它上面的另一个半导体芯片。被动元器件的端子(衬垫)可通过第二基板中的路线安排被重定向到第二基板的其他位置。可选择的，第二基板可提供嵌入在它内部的另一个半导体芯片。当载体包括供被动元器件嵌入在其中的绝缘材料块，所述绝缘材料块不会受耦接于被动元器件的任何导电结构的影响。被动元器件的衬垫暴露在绝缘材料块的表面外以仅通过外部导电结构与半导体芯片和/或第一基板耦接。可选择的，绝缘材料块可为嵌入在该绝缘材料块中或者放置在该绝缘材料块上的另外的半导体芯片做准备。该半导体封装结构可在维持被动元器件的尺寸和半导体封装的导电凸块的布局的同时符合成本效率和具有小封装尺寸的要求。
[0052]虽然本发明已经通过举例的方式以及根据优选实施例作了描述，但应当理解的是本发明不限于此。本领域技术人员还可以做各种变化和修改而不脱离本发明的范围和精神。
[0053]权利要求书中用以修饰元件的“第一”、“第二”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。
[0054]本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
【主权项】
1.一种半导体封装结构，其特征在于，包括:第一基板；设置在所述第一基板上的第一半导体芯片；以及，位于所述第一半导体芯片上的被动元器件，其中，在俯视图中，所述被动元器件设置在 所述半导体芯片的边缘内。2.如权利要求1所述的半导体封装结构，其特征在于，所述被动元器件直接位于所述第 一半导体芯片上，且所述被动元器件的衬垫直接与所述第一半导体芯片的衬垫连接。3.如权利要求1所述的半导体封装结构，其特征在于，还包括:位于所述第一半导体芯 片和所述被动元器件之间的第二基板，其中，所述第一半导体芯片的衬垫暴露在所述第二 基板外。4.如权利要求3所述的半导体封装结构，其特征在于，所述被动元器件的衬垫直接贴在 所述第二基板的衬垫上。5.如权利要求3所述的半导体封装结构，其特征在于，所述第二基板的面积小于所述第 一半导体芯片的面积以及所述第一基板的面积。6.如权利要求3所述的半导体封装结构，其特征在于，所述第二基板仅通过导线耦接于 所述第一半导体芯片的衬垫。7.如权利要求3所述的半导体封装结构，其特征在于，还包括:直接设置在所述第二基板上的第二半导体芯片。8.如权利要求7所述的半导体封装结构，其特征在于，所述被动元器件设置在所述第二 半导体芯片旁边。9.如权利要求1所述的半导体封装结构，其特征在于，还包括:直接在所述第一半导体芯片上的绝缘材料块，其中，所述被动元器件嵌在所述绝缘材 料块中。10.如权利要求9所述的半导体封装结构，其特征在于，所述绝缘材料块不受任何耦接 于所述被动元器件的导电结构的影响。11.如权利要求9所述的半导体封装结构，其特征在于，所述被动元器件的衬垫暴露在 所述绝缘材料块的第一表面外。12.如权利要求9所述的半导体封装结构，其特征在于，所述绝缘材料块覆盖所述第一 半导体芯片的衬垫。13.如权利要求9所述的半导体封装结构，其特征在于，还包括:嵌入在所述绝缘材料块中的第三半导体芯片，其中，所述第三半导体芯片与所述被动 元器件隔离。14.如权利要求13所述的半导体封装结构，其特征在于，所述第三半导体芯片的衬垫暴 露在所述绝缘材料块的第二表面外。15.如权利要求14所述的半导体封装结构，其特征在于，所述第二表面与所述第一表面 相对。16.如权利要求9所述的半导体封装结构，其特征在于，还包括:直接在所述绝缘材料块 上的第四半导体芯片，所述第四半导体芯片未覆盖所述被动元器件的衬垫。17.—种半导体封装结构，其特征在于，包括:第一基板；设置在所述第一基板上的第一半导体芯片；以及，位于所述第一半导体芯片上的独立的被动元器件。18.如权利要求17所述的半导体封装结构，其特征在于，所述独立的被动元器件直接位 于所述第一半导体芯片上，且所述独立的被动元器件的衬垫完全重叠所述第一半导体芯片。19.如权利要求17所述的半导体封装结构，其特征在于，所述独立的被动元器件通过载 体与所述第一半导体芯片隔离。20.如权利要求19所述的半导体封装结构，其特征在于，所述载体包括第二基板或绝缘 材料块。21.如权利要求20所述的半导体封装结构，其特征在于，所述独立的被动元器件的衬垫 直接贴在所述第二基板的衬垫上。22.如权利要求20所述的半导体封装结构，其特征在于，所述被动元器件嵌在所述绝缘 材料块中。23.如权利要求22所述的半导体封装结构，其特征在于，所述被动元器件的所述衬垫暴 露在所述绝缘材料块的第一表面外。24.如权利要求22所述的半导体封装结构，其特征在于，所述绝缘材料块不受任何耦接 于所述被动元器件的导电结构的影响。25.如权利要求21所述的半导体封装结构，其特征在于，还包括:直接在所述第二基板上且位于所述被动元器件旁边的第二半导体芯片。26.如权利要求22所述的半导体封装结构，其特征在于，所述第二半导体芯片嵌入在所 述绝缘材料块中并与所述被动元器件隔离。27.如权利要求20所述的半导体封装结构，其特征在于，还包括:直接在所述绝缘材料块上的第三半导体芯片，所述第三半导体芯片未覆盖所述被动元 器件的衬垫。28.如权利要求27所述的半导体封装结构，其特征在于，所述第三半导体芯片的衬垫与 所述被动元器件的衬垫不共面。29.—种半导体封装结构，其特征在于，包括:第一基板；设置在所述第一基板上的第一半导体芯片；以及，独立的被动元器件，直接位于所述第一半导体芯片上，且完全重叠所述第一半导体芯 片，其中，在俯视图中，所述被动元器件与所述第一半导体芯片之间的重叠区域被所述第一 半导体芯片的边表面所包围。
【文档编号】H01L23/31GK105957841SQ201610114652
【公开日】2016年9月21日
【申请日】2016年3月1日
【发明人】郭哲宏, 陈盈志, 周哲雅
【申请人】联发科技股份有限公司