一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
【专利摘要】本发明公开了一种分栅栅极沟槽结构，包括：所述分栅栅极沟槽的底部及侧壁上淀设有一第一栅氧化层，且所述第一栅氧化层内淀设一多晶硅栅，且所述多晶硅栅的顶部凸出所述第一栅氧化层；还包括一第二栅氧化层，且所述第二栅氧化层淀设于所述栅极沟槽的上方侧壁上，所述第二栅氧化层处于所述第一栅氧化层及所述第一多晶硅栅的上方，一第二多晶硅栅淀设于所述第二栅氧化层的内部。本发明在传统沟槽肖特基二极管结构中引入分栅结构，增加的反向耐压，同时通过特殊的终端设计，保证了终端的耐压。本发明可以有效的提升沟槽肖特基二极管的反向耐压，使得在相同耐压情况下，可以选择更低电阻率的外延，来降低肖特基二极管的正向导通压降。
【专利说明】
一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
技术领域
[0001]本发明涉及半导体领域，更确切地说是一种分栅栅极沟槽和沟槽肖特基二极管及其制备方法。
【背景技术】
[0002]传统沟槽肖特基二极管的最大电场通常位于沟槽底部，如要降低电场、增加反向耐压，通常有两种方法:一是牺牲正向导通电压，选用大电阻率的外延层;二是增加氧化层厚度，减小沟槽间距，降低了外延层的利用率，同样牺牲了正向导通电压。
[0003]传统沟槽肖特基二极管是利用沟槽结构的横向耗尽，来提升二极管的反向击穿，这样外延层电阻率可以更低，二极管的正向导通电压也就更小。
[0004]在反向偏置时，传统沟槽肖特基二极管的沟槽底部和侧壁的外延层中，由于电位差的影响，会产生耗尽层，侧壁方向的耗尽层展宽使得相邻沟槽间的外延层全部耗尽，使在纵向方向的耗尽层厚度大大增加，从而提高肖特基二极管的反向击穿电压。而在沟槽底部，由于受相邻沟槽横向耗尽层的影响很小，因此其耗尽层厚度相对比较窄，电场集中，器件的反向耐压也就受限于该位置的击穿电压。
[0005]传统沟槽肖特基二极管如要增加反向耐压，通常有两种方法:一是增加外延层的电阻率，这样外延层的掺杂浓度降低，沟槽底部的耗尽层更宽，反向耐压提升，但是正向导通压降升高;二是增加氧化层的厚度，氧化层厚度增加，则氧化层内的电场降低，根据高斯定律，与其相邻的外延层的电压也会相应降低，但该方法同时也降低了沟槽侧壁的耗尽层宽度，如相邻沟槽的耗尽层无法连接，则无法升高反向耐压值，反而会使耐压值降低。
[0006]传统沟槽肖特基二极管的最大电场通常位于沟槽底部，如要降低电场、增加反向耐压，通常有两种方法:一是牺牲正向导通电压，选用大电阻率的外延层;二是增加氧化层厚度，减小沟槽间距，降低了外延层的利用率，同样牺牲了正向导通电压。
【发明内容】
[0007]本发明的目的是提供一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法，其可以解决现有技术中反向耐压差的缺点。
[0008]本发明采用以下技术方案:
[0009]一种分栅栅极沟槽结构，包括分栅栅极沟槽:所述分栅栅极沟槽的底部淀设有一第一栅氧化层，且所述第一栅氧化层内淀设一第一多晶硅栅，且所述第一多晶硅栅的顶部凸出所述第一栅氧化层;还包括一第二栅氧化层，且所述第二栅氧化层淀设于所述栅极沟槽的上方侧壁上，所述第二栅氧化层处于所述第一栅氧化层及所述第一多晶硅栅的上方，一第二多晶硅栅淀设于所述第二栅氧化层的内部。
[0010]所述第一栅氧化层的厚度厚于所述第二栅氧化层。
[0011]—种沟槽肖特基二极管，含有上述的分栅栅极沟槽结构。
[0012]还包括一结端环结构，所述分栅栅极沟槽结构和所述的结端环结构形成于一外延层内。
[0013]还包括一基片层，且所述外延层形成于一基片的一侧。
[0014]终端环沟槽的侧壁和底部淀设有第二栅氧化层，所述第二栅氧化层上淀设有第二多晶硅栅，且第二多晶硅栅淀设于所述终端环沟槽的侧壁及底部外围上。
[0015]—介质层淀设于终端环沟槽侧壁的第二多晶硅栅上及终端环沟槽底部的第二栅氧化层上，且介质层未淀设满所述终端环沟槽，所述介质层还淀于所述终端环沟槽和分栅栅极沟槽之间的外延层上及所述终端环结构的分栅栅极沟槽与终端环沟槽相邻一侧的第二栅氧化层的上方并向另一侧延伸至终端环沟槽的第二多晶硅栅的中间。
[0016]还包括第一金属层，其淀设于外延层、所述分栅栅极沟槽的第二多晶硅栅和第二栅氧层及介质层上，且所述第一金属层淀设于终端环沟槽一半的介质层上。
[0017]还包括一第二金属层，其淀设于所述第一金属层上。
[0018]—种沟槽肖特基二极管的制备方法，包括以下步骤:
[0019]在外延层上淀积掩蔽层，并进行沟槽光刻，刻蚀掩蔽层，形成沟槽刻蚀窗口；
[0020]进行沟槽刻蚀，形成沟槽和终端环沟槽；
[0021]生长第一栅氧化层；
[0022]淀积第一多晶硅栅，填充沟槽和终端环沟槽；
[0023]进行多晶硅栅刻蚀，保留沟槽底部的第一多晶硅栅，终端环沟槽内的多晶硅全部刻蚀掉；
[0024]进行第一氧化层刻蚀，刻蚀掉第一氧化层，表面掩蔽层也被刻蚀掉，终端环沟槽的氧化层全部被刻蚀掉；
[0025]生长一层第二栅氧化层，作为沟槽上半部分的隔离层；
[0026]淀积第二多晶硅栅，填充沟槽和终端环沟槽；
[0027]进行多晶硅栅刻蚀，刻蚀掉外延层表面的第二多晶硅栅，保留沟槽内部的第二多晶硅栅，大沟槽的侧壁上有第二多晶硅栅保留；
[0028]淀积介质层，并进行接触孔刻蚀，去除介质和外延层表面的氧化层，接触孔边缘设于终端环沟槽相邻的小沟槽中央；
[0029]淀积第一金属层，并进行退火，使其与外延层形成肖特基接触；
[0030]淀积第二金属层，并对进行光刻、刻蚀，将终端环沟槽中央到芯片边缘的第一、第一.金属层去除；
[0031 ]对基片背面进行减薄，淀积背面金属层，用于封装引出。
[0032]本发明的优点是:本发明在传统沟槽肖特基二极管结构中引入分栅结构，增加的反向耐压，同时通过特殊的终端设计，保证了终端的耐压。本发明可以有效的提升沟槽肖特基二极管的反向耐压，使得在相同耐压情况下，可以选择更低电阻率的外延，来降低肖特基二极管的正向导通压降。
【附图说明】
[0033]下面结合实施例和附图对本发明进行详细说明，其中:
[0034]图1是本发明的结构示意图。
[0035]图2至图13是本发明的中间体的结构示意图。
【具体实施方式】
[0036]下面结合附图进一步阐述本发明的【具体实施方式】:
[0037]如图1所示，一种分栅栅极沟槽结构，包括分栅栅极沟槽24，所述分栅栅极沟槽的底部淀设有一第一栅氧化层31，且所述第一栅氧化层31内淀设一第一多晶硅栅41，且第一多晶硅栅41的顶部凸出所述第一栅氧化层31;还包括一第二栅氧化层32，所述第二栅氧化层32淀设于所述分栅栅极沟槽的上方侧壁上，且所述第二栅氧化层32处于所述第一栅氧化层31及所述第一多晶硅栅41的上方，一第二多晶硅栅42淀设于所述第二栅氧化层32的内部，所述第一栅氧化层的厚度厚于所述第二栅氧化层。
[0038]本发明还公开了一种沟槽肖特基二极管，包括若干上述的分栅栅极沟槽结构和结端环结构，所述分栅栅极沟槽结构和所述的结端环结构形成于一外延层20内，且所述外延层形成于一基片10的一侧。
[0039]结端环结构包括一上述的分栅栅极沟槽结构，且所述终端环结构还包括一终端环沟槽23，终端环沟槽的侧壁和底部淀设有第二栅氧化层32，所述第二栅氧化层32上淀设有第二多晶硅栅42，且第二多晶硅栅42淀设于所述终端环沟槽的侧壁及底部外围上；一介质层50淀设于终端环沟槽侧壁的第二多晶硅栅42上及终端环沟槽底部的第二栅氧化层上，且介质层未淀设满所述终端环沟槽，所述介质层50还淀于所述终端环沟槽23和分栅栅极沟槽24之间的外延层上及所述终端环结构的分栅栅极沟槽24与终端环沟槽相邻一侧的第二栅氧化层的上方并向另一侧延伸至终端环沟槽24的第二多晶硅栅42的中间。
[0040]本发明还包括第一金属层60，其淀设于外延层10、所述分栅栅极沟槽24的第二多晶硅栅42和第二栅氧层32及介质层50上，所述第一金属层60还淀设于终端环结构的分栅栅极沟槽远离终端环沟槽一侧的第二栅氧化层上、终端环结构的分栅栅极沟槽未淀设有介质层的第二栅氧化层上以及介质层并向终端环沟槽方向延伸至终端环沟槽一半的介质层50上。
[0041]本发明还包括一第二金属层70，其淀设于所述第一金属层60上。
[0042]—种沟槽肖特基二极管的制备方法，包括以下步骤:
[0043]在外延层20上淀积掩蔽层，并进行沟槽光刻，刻蚀掩蔽层21，形成沟槽刻蚀窗口22;根据肖特基二极管的特性需求选择合适的圆片，该圆片由低电阻率的基片10和特定电阻率的外延层20组成;在外延层上生长一层掩蔽层21，该掩蔽层的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分为二氧化硅，也可用其他材料替代;进行沟槽光刻，并对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口 22，如图2所示。
[0044]进行沟槽刻蚀，形成沟槽;进行沟槽刻蚀，在掩蔽层的掩蔽作用下形成沟槽23、终端环沟槽24，图中的终端环沟槽24为大尺寸沟槽，如图3所示。
[0045]生长第一栅氧化层;进行牺牲氧化，并去掉氧化层;先生长一层较厚的第一栅氧化层31，形成下层分栅的厚氧化层，如图4所示。
[0046]淀积第一多晶硅，填充沟槽;并对多晶硅进行重掺杂，降低电阻率，如图5所示。
[0047]进行多晶硅刻蚀，保留沟槽底部特定厚度的第一多晶硅栅40，终端环沟槽内的多晶硅全部刻蚀掉;刻蚀掉多余的多晶硅，形成分栅的栅极，如图6所示。
[0048]进行栅氧化层刻蚀，刻蚀掉厚第一栅氧化层，表面掩蔽层也会被刻蚀掉，终端环沟槽的第一栅氧化层全部被刻蚀掉;进行氧化层刻蚀，去掉沟槽上半部分的第一栅氧化层和外延表面的掩蔽层;为了保证栅氧化层被刻蚀干净，栅氧化层刻蚀有一定的过腐蚀量，因此在分栅表面边缘的氧化层有一部分被刻蚀掉，形成小凹槽;如图7所示。
[0049]生长一层第二栅氧化层，作为沟槽上半部分的隔离层;生长一层较薄的栅氧化层，作为沟槽上半部分与外延层和分栅的隔离层，如图8所示。
[0050]淀积第二多晶硅栅，填充沟槽;淀积多晶硅栅，填充沟槽，并对多晶硅栅进行重掺杂，降低电阻率，如图9所示。
[0051]进行多晶硅栅刻蚀，刻蚀掉外延层表面的多晶硅栅，保留沟槽内部的多晶硅栅，大沟槽的侧壁上有多晶硅栅保留;进行多晶硅栅刻蚀，刻蚀掉外延表面的多晶硅栅，保留沟槽内的多晶硅栅，终端环沟槽内的侧壁上由于各向异性的刻蚀特性，保留有多晶硅栅，如图10所示。
[0052]淀积介质层，其成分为二氧化硅，并进行接触孔光刻、刻蚀，去除接触孔内的介质层和氧化层，并且接触孔的边界不同于传统沟槽肖特基二极管的设计，将接触孔的边界放在终端环沟槽相邻的分栅栅极沟槽中央；由于终端环沟槽内不存在分栅结构，如与阳极接触，则在器件反向偏置时会降低整个器件的反向耐压，因此终端的多晶硅应处于浮动状态，提高终端耐压，如图11所示。
[0053]淀积第一金属层，并进行退火，使其与外延层形成肖特基接触，其中第一金属层的材料可以为钛、钴、镍、银、铂或钛与氮化钛的复合层等任何可以与外延层形成肖特基接触的材料，如图12所示。
[0054]淀积第二金属层，并对进行光刻、刻蚀，将终端环沟槽中央到芯片边缘的第一、第二金属层去除，如图13所示。
[0055]对基片背面进行减薄，并在背面淀积背面金属层，用于背面封装引出，金属材料的选择与封装工艺有关。
[0056]本发明的本发明的分栅肖特基二极管结构在传统沟槽肖特基二极管的底部引入分栅结构，降低了沟槽底部的大电场；同时保留了沟槽上半部分侧壁的横向耗尽效果，使得本发明结构的肖特基二极管可以更有效的利用沟槽的横向耗尽效果，而不会受到沟槽底部的大电场限制。传统沟槽肖特基二极管的最大电场通常位于沟槽底部，如要降低电场、增加反向耐压，通常有两种方法:一是牺牲正向导通电压，选用大电阻率的外延层;二是增加氧化层厚度，减小沟槽间距，降低了外延层的利用率，同样牺牲了正向导通电压。
[0057]本发明在沟槽的底部引入分栅结构，分栅电位由于是感应电位，在反偏时其电位在阴极的高电位和阳极的低电位之间，相比传统沟槽肖特基二极管结构，电位差降低，从而降低了分栅附近的电场。而沟槽的上半部分，采用较传统沟槽肖特基二极管更薄的氧化层厚度，增强沟槽侧壁的横向耗尽效果，使沟槽的间隔可以更大，提升外延层的利用率。
[0058]本发明在传统沟槽肖特基二极管结构中引入分栅结构，增加的反向耐压，同时通过特殊的终端设计，保证了终端的耐压。本发明可以有效的提升沟槽肖特基二极管的反向耐压，使得在相同耐压情况下，可以选择更低电阻率的外延，来降低肖特基二极管的正向导通压降。
[0059]本发明在沟槽的底部引入分栅结构，分栅电位由于是感应电位，在反偏时其电位在阴极的高电位和阳极的低电位之间，相比传统沟槽肖特基二极管结构，电位差降低，从而降低了分栅附近的电场。而沟槽的上半部分，采用较传统沟槽肖特基二极管更薄的氧化层厚度，增强沟槽侧壁的横向耗尽效果，使沟槽的间隔可以更大，提升外延层的利用率。
[0060]本发明的分栅肖特基二极管结构在传统沟槽肖特基二极管的底部引入分栅结构，降低了沟槽底部的大电场；同时保留了沟槽上半部分侧壁的横向耗尽效果，使得本发明结构的肖特基二极管可以更有效的利用沟槽的横向耗尽效果，而不会受到沟槽底部的大电场限制。
[0061 ]本发明通过终端环结构将原有终端环沟槽相邻的沟槽纳入到终端环结构中，使两个沟槽间的N型硅外延层表面不与金属层接触，N型硅外延层中的电场可以延伸到介质层中，根据高斯定律可以知道，介质层中的电场强度远大于N型娃外延层表面的电场，这样便可以改善N型硅外延层中沟槽底部的电场分布。原有结构中第三沟槽侧壁的多晶硅形貌不稳定，且条宽很小在后续的接触孔的光刻对位和刻蚀时会导致侧壁的多晶硅与金属层接触不好，或者接触孔刻蚀将侧壁的多晶硅周围氧化物层刻蚀掉的情况，导致器件特性不稳定，本发明可以对此有很好的改善。
[0062]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种分栅栅极沟槽结构，其特征在于，包括分栅栅极沟槽:所述分栅栅极沟槽的底部淀设有一第一栅氧化层，且所述第一栅氧化层内淀设一第一多晶硅栅，且所述第一多晶硅栅的顶部凸出所述第一栅氧化层;还包括一第二栅氧化层，且所述第二栅氧化层淀设于所述分栅栅极沟槽的上方侧壁上，所述第二栅氧化层处于所述第一栅氧化层及所述第一多晶硅栅的上方，一第二多晶硅栅淀设于所述第二栅氧化层的内部。2.根据权利要求1所述的分栅栅极沟槽结构，其特征在于，所述第一栅氧化层的厚度厚于所述第二栅氧化层。3.—种沟槽肖特基二极管，其特征在于，含有如权利要求1或2所述的分栅栅极沟槽结构。4.根据权利要求3所述的沟槽肖特基二极管，其特征在于，还包括一结端环结构，所述分栅栅极沟槽结构和所述的结端环结构形成于一外延层内。5.根据权利要求4或3所述的沟槽肖特基二极管，其特征在于，还包括一基片层，且所述外延层形成于一基片的一侧。6.根据权利要求5所述的沟槽肖特基二极管，其特征在于，终端环沟槽的侧壁和底部淀设有第二栅氧化层，所述第二栅氧化层上淀设有第二多晶硅栅，且第二多晶硅栅淀设于所述终端环沟槽的侧壁及底部外围上。7.根据权利要求6所述的沟槽肖特基二极管，其特征在于，一介质层淀设于终端环沟槽侧壁的第二多晶硅栅上及终端环沟槽底部的第二栅氧化层上，且介质层未淀设满所述终端环沟槽，所述介质层还淀于所述终端环沟槽和分栅栅极沟槽之间的外延层上及所述终端环结构的分栅栅极沟槽与终端环沟槽相邻一侧的第二栅氧化层的上方并向另一侧延伸至终端环沟槽的第二多晶硅栅的中间。8.根据权利要求7所述的沟槽肖特基二极管，其特征在于，还包括第一金属层，其淀设于外延层、所述分栅栅极沟槽的第二多晶硅栅和第二栅氧层及介质层上，且所述第一金属层淀设于终端环沟槽一半的介质层上。9.根据权利要求8所述的沟槽肖特基二极管，其特征在于，还包括一第二金属层，其淀设于所述第一金属层上。10.—种沟槽肖特基二极管的制备方法，其特征在于，包括以下步骤: 在外延层上淀积掩蔽层，并进行沟槽光刻，刻蚀掩蔽层，形成沟槽刻蚀窗口 ； 进行沟槽刻蚀，形成沟槽和终端环沟槽； 生长第一栅氧化层； 淀积第一多晶硅栅，填充沟槽和终端环沟槽； 进行多晶硅栅刻蚀，保留沟槽底部的第一多晶硅栅，终端环沟槽内的多晶硅全部刻蚀掉； 进行第一氧化层刻蚀，刻蚀掉第一氧化层，表面掩蔽层也被刻蚀掉，终端环沟槽的氧化层全部被刻蚀掉； 生长一层第二栅氧化层，作为沟槽上半部分的隔离层； 淀积第二多晶硅栅，填充沟槽和终端环沟槽； 进行多晶硅栅刻蚀，刻蚀掉外延层表面的第二多晶硅栅，保留沟槽内部的第二多晶硅栅，大沟槽的侧壁上有第二多晶硅栅保留； 淀积介质层，并进行接触孔刻蚀，去除介质和外延层表面的氧化层，接触孔边缘设于终端环沟槽相邻的小沟槽中央； 淀积第一金属层，并进行退火，使其与外延层形成肖特基接触； 淀积第二金属层，并对进行光刻、刻蚀，将终端环沟槽中央到芯片边缘的第一、第二金属层去除； 对基片背面进行减薄，淀积背面金属层，用于封装引出。
【文档编号】H01L21/329GK105957884SQ201610470770
【公开日】2016年9月21日
【申请日】2016年6月24日
【发明人】高盼盼, 代萌
【申请人】上海格瑞宝电子有限公司