一种igbt器件的制造方法及其器件的制作方法
【专利摘要】本发明涉及半导体器件技术领域，尤其涉及一种IGBT器件的制造方法及其器件。其中，方法包括利用外延技术，以P+衬底，依次外延出耐压漂移区、P型体区外延层以及N+源区外延层，形成基体；利用光刻及刻蚀技术，在基体上开设栅区沟槽和肖特基沟槽；在栅区沟槽内壁经热氧化形成栅氧化层，在栅氧化层的内壁，通过淀积、光刻、刻蚀形成栅电极；在栅电极外表面进行钝化层淀积，经光刻、刻蚀形成栅电极绝缘保护层；最后在肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；最终得到IGBT器件。本发明提供的IGBT器件的制造方法及其器件，省去了杂质掺杂及扩散工艺，增强了栅氧化层的可靠性。
【专利说明】
一种IGBT器件的制造方法及其器件
技术领域
[0001]本发明涉及半导体器件技术领域，尤其涉及一种IGBT器件的制造方法及其器件。
【背景技术】
[0002]宽禁带半导体IGBT器件，尤其是碳化硅IGBT器件及氮化镓IGBT器件，是目前备受瞩目的功率开关器件，它的驱动电路非常简单，且与现有的功率器件驱动电路的兼容性好。
[0003]IGBT(绝缘栅双极型晶体管)，是由BJT(双极型三极管)和MOSFET(金属氧化物半导体三极管)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT(也称GTR)的低导通压降两方面的优点。其中纵向IGBT器件，芯片背面的P型发射区，实现的方式主要是离子注入技术和外延技术。
[0004]由于宽禁带半导体IGBT器件设计方面存在两个主要技术问题:一是沟道电子迀移率低，进而导致MOSFET的沟道电阻大的问题;二是在高温、高电场下栅氧可靠性不足的问题;故而，宽禁带半导体IGBT器件设计方面的主要技术问题在于宽禁带半导体MOSFET器件面临的上述技术问题。
[0005]目前，对于沟道电子迀移率低的问题，解决方式主要有两种:
[0006]—是选择合适的晶向，因为不同晶向的电子迀移率不同，迀移率最大可以相差5倍，故而选择高电子迀移率的晶面上形成沟道；由于碳化硅的晶向较乱，故而高电子迀移率的晶面不好选择。
[0007]二是通过特殊的退火工艺，改善沟道界面状态，提高沟道电子迀移率;这种特殊的退火工艺操作不便。
[0008]对于沟道栅氧可靠性的问题，解决方式主要是采用特殊的栅氧材料，如A1N、A10N等材料;而仅仅靠特殊的栅氧材料不能很好地解决沟道栅氧可靠性的问题。
[0009]另外，在宽禁带半导体IGBT器件的工艺方面仍存在难点，这个难点主要在于PN结的形式，PN结需要合适的杂质浓度及分布，目前解决的方式是采用高温高能量离子多次注入，再进行高温退火;多次注入高温高能量离子会损伤宽禁带半导体材料的晶格，而且，需要生产方购进新设备或新材料，这样会造成固定资金的大量投入，成本增加。
[0010]综上，对于现有技术而言，如何克服宽禁带半导体IGBT器件的上述缺陷是本领域技术人员亟待解决的技术问题。
【发明内容】
[0011]本发明的目的在于提供一种IGBT器件的制造方法及其结构，以解决上述问题。
[0012]为了达到上述目的，本发明的技术方案是这样实现的:
[0013]本发明提供了一种IGBT器件的制造方法，包括如下步骤:
[0014]将一块重掺杂的P型宽禁带半导体作为衬底，S卩P+衬底，在其上表面进行N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体。
[0015]在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层；并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口 ；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区沟槽。
[0016]在所述栅区沟槽的内壁，进行热氧化或淀积，形成栅氧化层;在所述栅氧化层的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极;在所述栅电极的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层。
[0017]在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第二掩膜层；并在所述第二掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的两侧边缘位置处形成肖特基沟槽刻蚀窗口 ；在所述肖特基沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成肖特基沟槽，且所述肖特基沟槽的深度要大于所述栅区沟槽的深度，最终形成沟槽MOSFET。
[0018]在所述肖特基沟槽的表面进行肖特基势皇金属淀积、退火，形成肖特基二极管;所述沟槽MOSFET与所述肖特基二极管共用金属电极。
[0019]优选的，作为一种可实施方式，所述P型体区外延层的厚度在0.Ιμ??-Ιμπι之间。
[0020]优选的，作为一种可实施方式，在所述P+衬底上进行N型外延的后期，增加掺杂浓度，形成NI浓掺杂外延层;在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀时，刻蚀到所述NI浓掺杂外延层的内部，形成所述栅区沟槽。
[0021]优选的，作为一种可实施方式，在形成所述栅氧化层时，增加所述栅氧化层的底部厚度。
[0022]相应的，本发明还提供了一种IGBT器件，包括P+衬底、肖特基二极管和沟槽MOSFET；
[0023]其中，所述P+衬底与所述沟槽MOSFET的下底面固定连接；
[0024]所述沟槽MOSFET由下到上依次包括耐压漂移区、P型体区外延层和N+源区外延层，且每相邻两层之间均紧密接触;所述沟槽MOSFET的上端中间位置开设有栅区沟槽;所述沟槽MOSFET的上端边缘位置开设有肖特基沟槽;所述栅区沟槽和所述肖特基沟槽的底面均位于所述耐压漂移区的内部;所述肖特基沟槽的深度大于所述栅区沟槽的深度。
[0025]所述沟槽MOSFET还包括栅电极;所述栅电极固定设置在所述栅区沟槽中；所述栅区沟槽与所述栅电极之间存在栅氧化层;所述栅电极高出所述栅区沟槽的部分的外围设置有栅电极绝缘保护层；
[0026]所述肖特基二极管的下端通过所述肖特基沟槽与所述沟槽MOSFET的上端配合;所述肖特基二极管与所述沟槽MOSFET的源极共用金属电极。
[0027]优选的，作为一种可实施方式，所述肖特基二极管包括中央沟槽和外凸起部;所述肖特基沟槽与所述外凸起部配合，所述中央沟槽与所述栅电极绝缘保护层配合。
[0028]优选的，作为一种可实施方式，所述P型体区外延层的厚度在0.Ιμ??-Ιμπι之间。
[0029]优选的，作为一种可实施方式，所述耐压漂移区的顶面上还设置有NI浓掺杂外延层;所述NI浓掺杂外延层位于所述耐压漂移区与所述P型体区外延层之间。
[0030]优选的，作为一种可实施方式，所述栅区沟槽的底面位于所述NI浓掺杂外延层中。
[0031]优选的，作为一种可实施方式，所述栅氧化层的底面厚度大于所述栅氧化层的侧面厚度。
[0032]与现有技术相比，本发明实施例的优点在于:
[0033]本发明提供的一种IGBT器件的制造方法及其结构，采用宽禁带半导体(优选碳化硅半导体或氮化镓半导体)作为材料，将重掺杂的P型宽禁带半导体材料作为衬底;利用外延技术从衬底的上表面依次进行N型外延、P型外延和N型重掺杂外延，由下而上依次形成耐压漂移区、P型体区外延层和N+源区外延层，这使得宽禁带半导体IGBT器件的掺杂区，全部在外延片外延的过程中进行，克服了宽禁带半导体材料的杂质掺杂、扩散困难的问题；同时，这种制造方法能够在现有的硅材料功率IGBT器件的生产线上进行生产，不需购进新设备，从而节约了很大的成本。
[0034]在进行栅区沟槽和肖特基沟槽的刻蚀过程中，在需要进行刻蚀的基体表面淀积沟槽刻蚀掩蔽膜，尽量保证在对基体进行刻蚀时，不损坏基体其他地方的完整度;之后采用光亥IJ、刻蚀技术依次形成栅区沟槽和肖特基沟槽;其中，栅区沟槽的底部位置要在耐压漂移区内，这样，才能保证沟道的结构质量以及通电质量。
[0035]栅区沟槽形成后，在其内壁上进行热氧化或淀积，形成栅氧化层;之后，在栅氧化层的内侧进行淀积，并在淀积形成的结构上进行光刻、刻蚀形成栅电极;然后，在栅电极的表面进行钝化层淀积，并对钝化层进行光刻、刻蚀形成栅电极绝缘保护层，栅电极绝缘保护层将栅电极在栅区沟槽上部的部分完全包围，使得栅电极与外部结构绝缘，得到最终的沟槽MOSFET。最后在肖特基沟槽上进行肖特基势皇金属淀积及退火，形成肖特基二极管，肖特基二极管对包围在起内部的耐压漂移区的部分区域形成一个屏蔽区。
[0036]很显然，肖特基沟槽的深度大于栅区沟槽的深度，使得在宽禁带半导体IGBT器件承载电压的时候，肖特基结对栅区沟槽的底部形成电场屏蔽，进而降低了栅区沟槽底部栅氧化层的电场，改善了栅氧化层的可靠性。
[0037]另外，肖特基二极管与沟槽MOSFET的源极要共用金属电极。
【附图说明】
[0038]为了更清楚地说明本发明【具体实施方式】或现有技术中的技术方案，下面将对【具体实施方式】或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039 ]图1为本发明实施例提供的IGBT器件的制造方法中步骤一形成的IGBT器件的剖视结构示意图；
[0040]图2为本发明实施例提供的IGBT器件的制造方法中步骤二形成的IGBT器件的剖视结构示意图；
[0041 ]图3为本发明实施例提供的IGBT器件的制造方法中步骤三形成的IGBT器件的剖视结构示意图；
[0042]图4为本发明实施例提供的IGBT器件的制造方法中步骤四形成的IGBT器件的剖视结构示意图；
[0043 ]图5为本发明实施例提供的IGBT器件的制造方法中步骤五形成的IGBT器件的剖视结构示意图；
[0044]图6为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层的情况下，步骤一形成的IGBT器件的剖视结构示意图；
[0045]图7为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层的情况下，步骤二形成的IGBT器件的剖视结构示意图；
[0046]图8为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层的情况下，步骤三形成的IGBT器件的剖视结构示意图；
[0047]图9为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层的情况下，步骤四形成的IGBT器件的剖视结构示意图；
[0048]图10为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层的情况下，步骤五形成的IGBT器件的剖视结构示意图；
[0049]图11为本发明实施例提供的IGBT器件的制造方法中在步骤三中增加栅氧化层的底部厚度的情况下，形成的IGBT器件的剖视结构示意图；
[0050]图12为本发明实施例提供的IGBT器件的制造方法中增加栅氧化层的底部厚度的情况下，步骤四形成的IGBT器件的剖视结构示意图；
[0051]图13为本发明实施例提供的IGBT器件的制造方法中增加栅氧化层的底部厚度的情况下，步骤五形成的IGBT器件的剖视结构示意图；
[0052]图14为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层的情况下，又在步骤三中增加栅氧化层的底部厚度形成的IGBT器件的剖视结构示意图；
[0053]图15为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层且增加栅氧化层的底部厚度的情况下，步骤四形成的IGBT器件的剖视结构示意图；
[0054]图16为本发明实施例提供的IGBT器件的制造方法中增加NI浓掺杂外延层且增加栅氧化层的底部厚度的情况下，步骤五形成的IGBT器件的剖视结构示意图。
[0055]附图标记说明:
[0056]肖特基二极管I;沟槽M0SFET2; P+衬底3;
[0057]外凸起部11;
[0058]栅电极绝缘保护层21;耐压漂移区22; P型体区外延层23;
[0059]N+源区外延层24;栅区沟槽25;肖特基沟槽26;
[0060]栅电极27;栅氧化层28;
[0061 ] NI浓掺杂外延层221; 屏蔽区222。
【具体实施方式】
[0062]下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0063]在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0064]在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
[0065]下面通过具体的实施例子并结合附图对本发明做进一步的详细描述。
[0066]参见图1-图5，本发明实施例提供了一种IGBT器件的制造方法，包括如下步骤；
[0067]步骤一，将一块重掺杂的P型宽禁带半导体(优选碳化硅半导体或氮化镓半导体)材料作为衬底，在其上表面进行N型外延形成耐压漂移区22，然后在耐压漂移区22的基础上再进行P型外延形成P型体区外延层23，最后在P型体区外延层23的基础上再进行N型重掺杂外延形成N+源区外延层24，由耐压漂移区22、P型体区外延层23和N+源区外延层24形成基体(具体参见图1)。
[0068]步骤二，在N+源区外延层24的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层(图中未示出)；并在第一掩膜层的表面进行光刻、刻蚀处理，进而在N+源区外延层24的中间位置处形成栅区沟槽刻蚀窗口(图中未示出)；
[0069]在栅区沟槽刻蚀窗口的位置，对基体进行刻蚀，刻蚀到耐压漂移区22的内部，形成栅区沟槽25(具体参见图2)。
[0070]步骤三，在栅区沟槽25的内壁，进行热氧化或淀积，形成栅氧化层28;
[0071]在栅氧化层28的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极27;
[0072]在栅电极27的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层21(具体参见图3)。
[0073]步骤四，在N+源区外延层24的上表面淀积沟槽刻蚀掩蔽膜，形成第二掩膜层(图中未示出)；并在第二掩膜层的表面进行光刻、刻蚀处理，进而在N+源区外延层24的两侧边缘位置处形成肖特基沟槽刻蚀窗口(图中未示出)；
[0074]在肖特基沟槽刻蚀窗口的位置，对基体进行刻蚀，刻蚀到耐压漂移区22的内部，形成肖特基沟槽26，且肖特基沟槽26的深度要大于栅区沟槽25的深度;最终形成沟槽M0SFET2(具体参见图4)。
[0075]步骤五，在肖特基沟槽26的表面进行肖特基势皇金属淀积、退火，形成肖特基二极管I;沟槽M0SFET2与肖特基二极管I共用金属电极(具体参见图5)。
[0076]在上述IGBT器件的制造方法中，采用宽禁带半导体(优选碳化硅半导体或氮化镓半导体)作为材料，将重掺杂的P型宽禁带半导体材料作为衬底;利用外延技术从衬底的上表面依次进行N型外延、P型外延和N型重掺杂外延，由下而上依次形成耐压漂移区22、P型体区外延层23和N+源区外延层24，这使得宽禁带半导体IGBT器件的掺杂区，全部在外延片外延的过程中进行，克服了宽禁带半导体材料的杂质掺杂、扩散困难的问题；同时，这种制造方法能够在现有的硅材料功率IGBT器件的生产线上进行生产，不需购进新设备，从而节约了很大的成本。
[0077]在进行栅区沟槽25和肖特基沟槽26的刻蚀过程中，在需要进行刻蚀的基体表面淀积沟槽刻蚀掩蔽膜，尽量保证在对基体进行刻蚀时，不损坏基体其他地方的完整度;之后采用光刻、刻蚀技术依次形成栅区沟槽25和肖特基沟槽26;其中，栅区沟槽25的底部位置要在耐压漂移区22内，这样，才能保证沟道的结构质量以及通电质量。
[0078]栅区沟槽25形成后，在其内壁上进行热氧化或者淀积，形成栅氧化层28;之后，在栅氧化层28的内侧进行淀积，并在淀积形成的结构上进行光刻、刻蚀形成栅电极27;然后，在栅电极27的表面进行钝化层淀积，并对钝化层进行光刻、刻蚀形成栅电极绝缘保护层21，栅电极绝缘保护层21将栅电极27在栅区沟槽25的上部的部分完全包围，使得栅电极27与外部结构绝缘，得到最终的沟槽M0SFET2。最后在肖特基沟槽26上进行肖特基势皇金属淀积及退火，形成肖特基二极管I，肖特基二极管I对包围在其内部的耐压漂移区22的部分区域形成一个屏蔽区222。
[0079]很显然，肖特基沟槽26的深度大于栅区沟槽25的深度，使得在宽禁带半导体IGBT器件承载电压的时候，肖特基结对栅区沟槽25的底部形成电场屏蔽，进而降低了栅区沟槽25的底部的栅氧化层28的电场，改善了栅氧化层28的可靠性。
[0080]另外，肖特基二极管I与沟槽M0SFET2的源极要共用金属电极。
[0081]需要说明的是，P+即代表重掺杂的P型半导体。
[0082]特别地，为了进一步增大宽禁带半导体IGBT器件的沟道电子的迀移率，降低沟道电阻，在外延过程中，沟槽M0SFET2的P型体区外延层23采用超薄的P型外延，厚度在0.1μπι-1Mi之间，且在不发生隧道击穿的前提下，P型体区外延层23应尽量的薄，以使得MOSFET的沟道长度非常短，进而达到降低沟道电阻的目的。
[0083]为了进一步增强本发明实施例提供的IGBT器件的制造方法的实用性，还可以实行以下三种改进方式。
[0084]参见图6、图7、图8、图9或图10，增加NI浓掺杂外延层221的情况:
[0085]考虑到肖特基二极管I对沟槽M0SFET2的屏蔽区222，存在导通电阻的损失，故而，在外延时，为减少损失，优选的，对这一区域的外延层增加掺杂浓度，即在P+衬底3上进行N型外延的后期，增加掺杂浓度，形成NI浓掺杂外延层221，降低屏蔽区222的电阻。
[0086]为适应上述优选方案，栅区沟槽25的底面应位于NI浓掺杂外延层221中，这就要求在刻蚀栅区沟槽25时，应把握好栅区沟槽25的底部位置，即要刻蚀到NI浓掺杂外延层221的内部。
[0087]参见图11、图12或图13，增加栅氧化层28的底部厚度的情况:
[0088]考虑到增加沟槽M0SFET2中栅区沟槽25的底部耐压能力，使得宽禁带半导体IGBT器件的性能有所提高，故而，在形成栅氧化层28时，优选地，增加栅氧化层28的底部厚度。
[0089]参见图14、图15或图16，增加NI浓掺杂外延层221与增加栅氧化层28的底部厚度的组合方案，既可降低屏蔽区222的电阻，又可提高宽禁带半导体IGBT器件的性能。
[0090]相应的，本发明还提供了一种IGBT器件，参见图1-图5，它是根据上述IGBT器件的制造方法制造的，包括P+衬底3、肖特基二极管I和沟槽M0SFET2。
[0091]其中，沟槽M0SFET2由下到上依次包括耐压漂移区22、Ρ型体区外延层23和N+源区外延层24，且每相邻两层之间均紧密接触；沟槽M0SFET2的上端中间位置开设有栅区沟槽25;沟槽M0SFET2的上端边缘位置开设有肖特基沟槽26;栅区沟槽25和肖特基沟槽26的底面均位于耐压漂移区22的内部；肖特基沟槽26的深度大于栅区沟槽25的深度。
[0092]沟槽M0SFET2还包括栅电极27;栅电极27固定设置在栅区沟槽25中；栅区沟槽25与栅电极27之间存在栅氧化层28;栅电极27高出栅区沟槽25的部分的外围设置有栅电极绝缘保护层21。
[0093]肖特基二极管I的下端通过肖特基沟槽26与沟槽M0SFET2的上端配合；肖特基二极管I与沟槽M0SFET2的源极共用金属电极。
[0094]需要说明的是，本发明提供的IGBT器件，无需采用特殊的栅氧材料便克服了沟道栅氧化层可靠性不足的问题，使得宽禁带半导体IGBT器件的制造工艺更加便捷，节约了成本。
[0095]在本发明提供的IGBT器件的具体结构中，肖特基二极管I包括中央沟槽和外凸起部11;外凸起部11用来与沟槽M O S F E T 2上的肖特基沟槽2 6配合，中央沟槽用来与沟槽M0SFET2上端的栅电极绝缘保护层21配合。
[0096]特别地，P型体区外延层23的厚度应设置在0.Ιμ??-?μπι之间，以增大宽禁带半导体IGBT器件上的沟道电子迀移率，降低沟道电阻。
[0097]依据上述IGBT器件的制造方法的三种改进方式，可形成如下三种结构:
[0098]参见图6-图10，增加NI浓掺杂外延层221的情况:
[0099]在器件结构上，NI浓掺杂外延层221设置在耐压漂移区22的顶面上，S卩NI浓掺杂外延层221位于耐压漂移区22与P型体区外延层23之间；另外，NI浓掺杂外延层221位于屏蔽区222内，栅区沟槽25的底面位于NI浓掺杂外延层221中，以到达如上所述的目的。
[0100]参见图11-图13，增加栅氧化层28的底部厚度的情况:
[0101]在器件结构上，栅氧化层28的底部厚度要大于其侧面厚度，进而使得宽禁带半导体IGBT器件的性能有所提高。
[0102]参见图14-图16，增加NI浓掺杂外延层221与增加栅氧化层28的底部厚度的组合方案，既可降低屏蔽区222的电阻，又可提高宽禁带半导体IGBT器件的性能。
[0103]具体的，肖特基沟槽26为环形结构件，并利用这种结构将沟槽M0SFET2的上半部分包围起来，并在耐压漂移区22中形成屏蔽区222.
[0104]特别地，P+衬底3对设置在其上的结构，起到了支撑作用，故而P+衬底的厚度不能太薄，否则容易发生变形，可将厚度设置在5μπι-500μπι之间。
[0105]另外，N+源区外延层应该尽量地薄，厚度应小于Ιμ??;最优的，厚度选为0.5μπι。
[0106]综上所述，本发明实施例提供的IGBT器件的制造方法及其器件，能够克服宽禁带半导体材料的杂质掺杂、扩散困难的问题，且可在现有的硅功率IGBT生产线上进行生产，同时，能够降低沟道电阻，增强栅氧化层的可靠性;使得宽禁带半导体IGBT器件的性能得以提高，制造成本得以降低。所以，本发明实施例提供的IGBT器件的制造方法及其器件，必将带来良好的市场前景。
[0107]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【主权项】
1.一种IGBT器件的制造方法，其特征在于，包括如下步骤: 将一块重掺杂的P型宽禁带半导体材料作为衬底，即P+衬底，在其上表面进行N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体； 在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层;并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口； 在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区沟槽； 在所述栅区沟槽的内壁，进行热氧化或淀积，形成栅氧化层； 在所述栅氧化层的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极； 在所述栅电极的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层； 在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第二掩膜层;并在所述第二掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的两侧边缘位置处形成肖特基沟槽刻蚀窗口； 在所述肖特基沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成肖特基沟槽，且所述肖特基沟槽的深度要大于所述栅区沟槽的深度，最终形成沟槽MOSFET; 在所述肖特基沟槽的表面进行肖特基势皇金属淀积、退火，形成肖特基二极管;所述沟槽MOSFET与所述肖特基二极管共用金属电极。2.如权利要求1所述的IGBT器件的制造方法，其特征在于， 所述P型体区外延层的厚度在0.Ιμ??-Ιμπι之间。3.如权利要求2所述的IGBT器件的制造方法，其特征在于， 在所述P+衬底上进行N型外延的后期，增加掺杂浓度，形成NI浓掺杂外延层;在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀时，刻蚀到所述NI浓掺杂外延层的内部，形成所述栅区沟槽。4.如权利要求1-3任一项所述的IGBT器件的制造方法，其特征在于， 在形成所述栅氧化层时，增加所述栅氧化层的底部厚度。5.一种IGBT器件，其特征在于，包括P+衬底、肖特基二极管和沟槽MOSFET; 其中，所述P+衬底与所述沟槽MOSFET的下底面固定连接； 所述沟槽MOSFET由下到上依次包括耐压漂移区、P型体区外延层和N+源区外延层，且每相邻两层之间均紧密接触；所述沟槽MOSFET的上端中间位置开设有栅区沟槽;所述沟槽MOSFET的上端边缘位置开设有肖特基沟槽;所述栅区沟槽和所述肖特基沟槽的底面均位于所述耐压漂移区的内部;所述肖特基沟槽的深度大于所述栅区沟槽的深度； 所述沟槽MOSFET还包括栅电极;所述栅电极固定设置在所述栅区沟槽中；所述栅区沟槽与所述栅电极之间存在栅氧化层;所述栅电极高出所述栅区沟槽的部分的外围设置有栅电极绝缘保护层； 所述肖特基二极管的下端通过所述肖特基沟槽与所述沟槽MOSFET的上端配合； 所述肖特基二极管与所述沟槽MOSFET的源极共用金属电极。6.如权利要求5所述的IGBT器件，其特征在于， 所述肖特基二极管包括中央沟槽和外凸起部;所述肖特基沟槽与所述外凸起部配合，所述中央沟槽与所述栅电极绝缘保护层配合。7.如权利要求5所述的IGBT器件，其特征在于， 所述P型体区外延层的厚度在0.Ιμ??-Ιμπι之间。8.如权利要求7所述的IGBT器件，其特征在于， 所述耐压漂移区的顶面上还设置有NI浓掺杂外延层;所述NI浓掺杂外延层位于所述耐压漂移区与所述P型体区外延层之间。9.如权利要求8所述的IGBT器件，其特征在于， 所述栅区沟槽的底面位于所述NI浓掺杂外延层中。10.如权利要求5-9任一项所述的IGBT器件，其特征在于， 所述栅氧化层的底面厚度大于所述栅氧化层的侧面厚度。
【文档编号】H01L29/06GK105977157SQ201610589984
【公开日】2016年9月28日
【申请日】2016年7月25日
【发明人】刘广海, 叶武阳, 宋宏德, 邢文超, 贾国
【申请人】吉林华微电子股份有限公司