读取非易失性存储器存储代码的方法
【专利摘要】本发明公开了一种读取非易失性存储器存储代码的方法,包含：步骤1，将样品芯片研磨至接触孔层次；步骤2，采集初始电压衬度图像；步骤3，源端采用长条状金属互联目标源接触孔；步骤4，对栅极接触孔施加高电位，若是P型存储器则施加低电位，源极施加地电位；步骤5，采用低压电子束或者高压离子束再次进行电压衬度图像，记录漏端接触孔的亮暗，亮代表了存储的数据是1，暗代表了存储的数据是0，由此获得了局部存储代码；步骤6，重复步骤3～5，根据多样品多位置的存储代码读取，建立物理和电学的对应关系，从而对整个非易失性存储器实现完全读取。
【专利说明】
读取非易失性存储器存储代码的方法
技术领域
[0001]本发明涉及半导体制造过程中的集成电路失效分析领域，特别是指一种读取非易失性存储器存储代码的方法。
【背景技术】
[0002]在半导体制造领域中需要对失效的芯片，比如存储器芯片进行失效分析以确定失效的原因进而对工艺进行改善，提高良率。扰码验证是一种常用的技术手段。扰码验证，就是读取整个存储器bit的物理排布，给出一个电学地址，就可以在芯片具体物理地址上找到对应bit，这是进行存储器失效分析的关键一环。
[0003]出于数据安全性原因/电路设计原因(如传输延时)等在芯片设计过程中使用诸如逻辑公式/跳线等方法，目的/非目的性地使存储器内各存储单元地址序列与实际存储器阵列地址排序不相等。这一流程被称为扰码(scrambIe) 0
[0004]如图1所示，电学图中(下方，Electrical)第I行第3列地址所标示的数据实际对应于存储器阵列最末行第8列地址所储存的数据。
[0005]Electrical map&Physical map:
[0006]Ele map便于表征数据传输/寻址线路上的故障。
[0007]Phy map便于表征Memory cel I整列中的故障。
[0008]图1只是简单示意了电学地址与物理地址的一种对应关系，但随着集成电路工艺的不断更新，非易失性存储器芯片越来越小，布线也越来越密集，电学以及物理地址的对应越来越复杂，给扰码验证以及失效分析带来困难。而且扰码验证需要对芯片进行局部破坏性分析，但是如果存储器上方存在布线，这种破坏性分析也会破坏上方布线，导致芯片无法进入测试模式，测试分析无法进行。
【发明内容】
[0009]本发明所要解决的技术问题在于提供一种读取非易失性存储器存储代码的方法。
[0010]为解决上述问题，本发明所述的读取非易失性存储器存储代码读取的方法，包含的步骤为:
[0011 ]步骤I，把样品芯片研磨至接触孔层次；
[0012]步骤2，采集初始电压衬度图像；
[0013]步骤3，源端采用长条状金属互联目标源接触孔；
[0014]步骤4，采用纳米探针，对栅极接触孔施加高电位，若是P型存储器则施加低电位；源极施加地电位；
[0015]步骤5，采用低压电子束或者高压离子束再次进行电压衬度图像，记录漏端接触孔的亮暗，亮代表了存储的数据是I，暗代表了存储的数据是0，由此获得了局部存储代码；
[0016]步骤6，重复步骤3?5，根据多样品多位置的存储代码读取，建立物理和电学的对应关系，从而对整个非易失性存储器实现完全读取。
[0017]进一步地，所述步骤I中，残留的层间膜厚度以不暴露出栅极为限；考虑到电子束或者离子束的充电效应，栅极上层间膜厚度保留在20nm以上。
[0018]进一步地，所述步骤2中，电压衬度图像采用低压电子束或者高压离子束。
[0019]进一步地，所述步骤3中，金属互联采用在上方生长铂金属条的方式，条件是用100pA束流生长出长度0.2?ΙΟμπι、宽度0.2?ΙΟμπι、厚度0.1?Ιμπι;长度和宽度均是根据存储器的排布调整，如果存储器的一行比较长，则长度相应调长，如果存储器的密度比较大，则宽度也要调小，以免与临近行发生短路。
[0020]进一步地，所述步骤4中，源极或者采用步骤3的方式，直接与临近P型阱的电位引出端短接，同样实现源极接地的目的。
[0021]本发明所述的读取非易失性存储器存储代码读取的方法，对于结构复杂，布线密集的非易失性存储器可以采用扰码验证的方式，能方便地读取存储器芯片的局部数据，对失效芯片进行缺陷分析。
【附图说明】
[0022]图1是非易失性存储器电学地址与物理电子的对应关系示意图。
[0023]图2是非易失性存储器的剖面示意图。
[0024]图3是非易失性存储器的平面示意图。
[0025]图4是非易失性存储器层间膜研磨后的示意图。
[0026]图5是非易失性存储器首次电压衬度图像。
[0027]图6是非易失性存储器将控制栅接高电位，源极接地的示意图。
[0028]图7是非易失性存储器存储O和I状态下的示意图。
[0029]图8是非易失性存储器再次电压衬度图像。
[0030]图9是本发明方法的流程示意图。
【具体实施方式】
[0031]对于典型的非易失性存储器，其结构如图2所示，包含源、漏、控制栅及浮栅，图3是平面示意图，中间长条状为控制栅，下方的浮栅黑色填充表明有电子，白色填充表明无电子。
[0032]本发明所述的读取非易失性存储器存储代码的方法如下:
[0033]步骤I，首先把样品研磨至接触孔层次，如图4所示。残留层间膜厚度以不暴露出栅极为限。考虑到电子束或者离子束的充电效应，栅极上层间膜厚度在20nm以上。
[0034]步骤2，采用低压电子束或者高压离子束对接触孔采集初始的电压衬度图像，如图5所示，电压衬度图像显示全暗。
[0035]步骤3，源端采用长条状金属互联目标源接触孔。比如在上方生长铂金属条。条件可以采用100pA束流生长出长度(0.2?10)μπιΧ宽度(0.2?10)μπι、厚度(0.1?1)μπι。长度和宽度均可以根据存储器的排布调整，如果存储器的一行比较长，则长度顺应调长。如果存储器的密度比较大，则宽度也要调小，以免与临近行发生短路。
[0036]步骤4，如图6所示，采用纳米探针，对栅接触孔施加高电位(如果是P型存储器则施加低电位)，源极施加地电位。源极也可以采用步骤3的办法，直接与临近P型阱的电位引出端短接，同样实现源极接地的作用。
[0037]步骤5，采用低压电子束或者高压离子束进行再次的电压衬度实验，记录漏端接触孔的亮暗。如图7及图8所示，图7中上方为存储数据I的存储器状态，下方为存储数据O的状态，图8为获得的电压衬度图像，其中漏端的亮和暗分别代表了存储的数据是I或者是0，由此从该电压衬度图像上就获得了局部存储代码以及扰码信息。
[0038]步骤6，重复步骤3/4/5，根据多样品多位置的存储代码读取，建立物理和电学的对应关系，从而对整个非易失性存储器实现完全读取。
[0039]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.读取一种读取非易失性存储器存储代码的方法，其特征在于:包含的步骤为: 步骤I，把样品芯片研磨至接触孔层次； 步骤2，采集初始电压衬度图像； 步骤3，源端采用长条状金属互联目标源接触孔； 步骤4，对栅极接触孔施加高电位，若是P型存储器则施加低电位;源极施加地电位； 步骤5，采用低压电子束或者高压离子束再次进行电压衬度图像，记录漏端接触孔的亮暗，亮代表了存储的数据是I，暗代表了存储的数据是O，由此获得了局部存储代码； 步骤6，重复步骤3?5，根据多样品多位置的存储代码读取，建立物理和电学的对应关系，从而对整个非易失性存储器实现完全读取。2.如权利要求1所述的读取非易失性存储器存储代码的方法，其特征在于:所述步骤I中，残留的层间膜厚度以不暴露出栅极为限;考虑到电子束或者离子束的充电效应，栅极上层间膜厚度保留在20nm以上。3.如权利要求1所述的读取非易失性存储器存储代码的方法，其特征在于:所述步骤2中，电压衬度图像采用低压电子束或者高压离子束。4.如权利要求1所述的读取非易失性存储器存储代码的方法，其特征在于:所述步骤3中，金属互联米用在上方生长铀金属条的方式，条件是用100pA束流生长出长度0.2?10μm、宽度0.2?ΙΟμπι、厚度0.1?Ιμπι;长度和宽度均是根据存储器的排布调整，如果存储器的一行比较长，则长度相应调长，如果存储器的密度比较大，则宽度也要调小，以免与临近行发生短路。5.如权利要求1所述的读取非易失性存储器存储代码的方法，其特征在于:所述步骤4中，采用纳米探针施加电位;源极或者采用步骤3的方式，直接与临近P型阱的电位引出端短接，同样实现源极接地的目的。
【文档编号】G01N1/28GK105977178SQ201610330344
【公开日】2016年9月28日
【申请日】2016年5月18日
【发明人】马香柏
【申请人】上海华虹宏力半导体制造有限公司