一种新型三维微波多芯片组件结构的制作方法

文档序号:10614511阅读:562来源:国知局
一种新型三维微波多芯片组件结构的制作方法
【专利摘要】本发明公开了一种新型三维微波多芯片组件结构,涉及微波微电子封装领域。自下而上包括底层硅片、MMIC芯片、顶层硅片、ASIC芯片;底层硅片上腐蚀有芯片安装槽,并在表面电镀第一金属层,MMIC芯片通过导电胶层粘结在芯片安装槽底部,在MMIC芯片的上表面与底层硅片的上表面上依次生长有密封保护层、第二金属层、第一阻焊层,顶层硅片底部与底层硅片的芯片安装槽对应位置腐蚀有底部凹槽,底层硅片和顶层硅片对应位置均刻蚀有焊球凸点电极,顶层硅片的第三阻焊层刻蚀有金属电极,ASIC芯片焊接在顶层硅片的金属电极上。通过采用硅腔结构和苯并环丁烯二次布线,以圆片级方式完成三维微波多芯片组件的工艺生产,提高了生产效率。
【专利说明】
-种新型H维微波多巧片组件结构
技术领域
[0001 ]本发明设及微波微电子封装领域。
【背景技术】
[0002] 随着微波毫米波技术的发展,小型化、集成化和多功能成为射频微波组件的发展 方向。小型化、集成化的发展主要体现在W下两个方面:(1)开发多功能忍片,能够将包括低 噪声放大器、驱动放大器、混频器、滤波器、开关、数控衰减器、数控移相器等微波功能单元 集成在一个微波单片集成电路(MMIC)上,来实现系统的小型化,但该方式不能实现不同材 质忍片的功能集成。(2)采用=维系统集成方案,将组件中的大规模集成电路(ASIC)和不同 材质的MMIC等放置在不同层,然后采用垂直互联的方式实现=维微波多忍片组件。
[0003] 目前的S维微波多忍片组件技术是先将MMIC和ASIC等忍片和其他片式元件高密 度组装在LTCC多层基板或薄膜多层微波互联基板上,形成2D多忍片模块,再采用毛纽扣或 绝缘子等互联技术,在Z轴方向上将不同功能的多忍片模块层叠互联,实现多层垂直互联结 构,形成=维微波多忍片组件。运种=维微波多忍片组件存在W下劣势: (1)需要对大量毛纽扣进行精确的定位和互联,给装配带来了很大的难度。
[0004] (2)需要装配到金属盒体中,采用锡封或激光封焊的方式达到密封效果,运种封帽 方式对焊缝的结构和工艺参数非常敏感,封帽难度大。
[0005] (3)目前的=维微波多忍片组件需要对每个组件个体进行单独装配,生产效率低 下,不适合批量化生产。
[0006] (4)目前的=维微波多忍片组件采用金属隔墙解决高增益放大链路和多通道组件 的电磁兼容问题,技术难度大,增加组件体积。

【发明内容】

[0007] 本发明所要解决的技术问题是提供一种新型=维微波多忍片组件结构,采用带凹 槽的娃基盖板和金属凸点实现微腔结构,能够对微波忍片进行单独的电磁屏蔽;采用娃腔 结构和苯并环下締二次布线,W圆片级方式完成=维微波多忍片组件的工艺生产,在解决 组件装配难度和密封问题的基础上,提高了生产效率。
[000引为解决上述技术问题,本发明所采取的技术方案是:一种新型=维微波多忍片组 件结构,自下而上包括底层娃片、MMIC忍片、顶层娃片、ASIC忍片;所述底层娃片上腐蚀有忍 片安装槽,并在表面电锻第一金属层,MMIC忍片通过导电胶层粘结在忍片安装槽底部,且 MMIC忍片的上表面与底层娃片的上表面在同一平面,在MMIC忍片的上表面与底层娃片的上 表面上依次生长有密封保护层、第二金属层、第一阻焊层,所述顶层娃片底部与底层娃片的 忍片安装槽对应位置腐蚀有底部凹槽,所述顶层娃片下表面依次生长有第=金属层、第二 阻焊层;顶层娃片上表面依次生长有第四金属层、第=阻焊层;所述顶层娃片内刻蚀有连通 第四金属层和第=金属层的娃通孔,所述底层娃片和顶层娃片对应位置均刻蚀有焊球凸点 电极,并通过焊料将底层娃片和顶层娃片对应位置的焊球凸点电极焊接连接;所述顶层娃 片的第=阻焊层刻蚀有金属电极,ASIC忍片焊接在顶层娃片的金属电极上。
[0009] 进一步优化的技术方案为所述忍片安装槽的腐蚀深度为10化m,所述顶层娃片底 部凹槽的腐蚀深度为250WI1。
[0010] 进一步优化的技术方案为所述密封保护层、第一阻焊层、第二阻焊层和第=阻焊 层的材质均为苯并环下締或聚酷亚胺。
[0011] 进一步优化的技术方案为所述密封保护层的厚度为20~30皿,所述第一阻焊层、第 二阻焊层和第=阻焊层的厚度均为如m。
[0012] 采用上述技术方案所产生的有益效果在于:本发明通过采用娃腔结构和苯并环 下締二次布线工艺,W圆片级方式完成=维微波多忍片组件的工艺生产,在解决组件装配 难度和密封问题的基础上,提高了生产效率。通过采用带凹槽的娃基盖板和金属凸点实现 微腔结构,能够对微波忍片进行单独的电磁屏蔽,解决多忍片组件中高增益链路及通道间 的电磁兼容难题。此结构可采用半导体工艺和全自动微组装工艺进行生产,提高复杂组件 的生产效率和成品率。同时,将控制忍片和微波忍片采用=维堆叠的方式进行集成,提高系 统集成度,降低组件体积。
【附图说明】
[0013] 图1是本发明整体结构的剖视图; 图2是本发明底层娃片上的电路布局示意图; 图3是顶层娃片结构的剖视图; 其中,1底层娃片,2 MMIC忍片,3焊球凸点电极,4顶层娃片,5娃通孔,6 ASIC忍片,7第 一阻焊层,8第二金属层,9密封保护层,10导电胶层,11第一金属层,12第立金属层,13第二 阻焊层,14第四金属层,15第=阻焊层,16底部凹槽,17金属电极。
【具体实施方式】
[0014] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完 整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于 本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例,都属于本发明保护的范围。
[0015] 如图1所示,本发明公开了一种新型=维微波多忍片组件结构,自下而上包括底层 娃片UMMIC忍片2、顶层娃片4、ASIC忍片6;所述底层娃片1上腐蚀有忍片安装槽,并在表面 电锻第一金属层11 ,MMIC忍片2通过导电胶层10粘结在忍片安装槽底部,且MMIC忍片2的上 表面与底层娃片1的上表面在同一平面,在MMIC忍片2的上表面与底层娃片1的上表面上依 次生长有密封保护层9、第二金属层8、第一阻焊层7,所述顶层娃片4底部与底层娃片1的忍 片安装槽对应位置腐蚀有底部凹槽16,所述顶层娃片4下表面依次生长有第=金属层12、第 二阻焊层13;顶层娃片4上表面依次生长有第四金属层14、第=阻焊层15;所述顶层娃片4内 刻蚀有连通第四金属层14和第=金属层12的娃通孔5,所述底层娃片1和顶层娃片4对应位 置均刻蚀有焊球凸点电极3,并通过焊料将底层娃片1和顶层娃片4对应位置的焊球凸点电 极3焊接连接;所述顶层娃片4的第=阻焊层15刻蚀有金属电极17,ASIC忍片6焊接在顶层娃 片4的金属电极17上。
[0016] 进一步优化的实施例为所述忍片安装槽的腐蚀深度为100皿,所述顶层娃片4底部 凹槽16的腐蚀深度为250WI1。
[0017] 进一步优化的实施例为所述密封保护层9、第一阻焊层7、第二阻焊层13和第=阻 焊层15的材质均为苯并环下締或聚酷亚胺。
[0018] 进一步优化的实施例为所述密封保护层9的厚度为20~30WI1,所述第一阻焊层7、第 二阻焊层13和第S阻焊层15的厚度均为如m。
[0019] 如图1所示,本发明的结构主要由两层娃片、苯并环下締介质和焊球凸点电极构 成,其中,底层娃片1采用MEMS体娃工艺加工忍片安装槽,槽深100皿,为微波毫米波MMIC忍 片2提供支撑;顶层娃片4在微波毫米波忍片2上方对应位置腐蚀底部凹槽,槽深250WH,同时 加工娃通孔5,表面局部金属化,通过焊球凸点电极3和苯并环下締顶层的金属化图形进行 焊接,实现垂直互联和电磁屏蔽,顶层娃片4上方为BGA封装或晶圆级封装的ASIC忍片6。
[0020] 如图2所示,本发明底层娃片上的电路布局示意图,微波单片集成电路通过导电胶 10粘结到底层娃片1基板上,粘结后微波毫米波单片集成电路上表面和底层娃片1基板上表 面齐平;然后涂覆苯并环下締,厚度为20~30WI1,对裸忍片形成密封保护,通过在苯并环下締 上刻蚀出通孔,暴露出微波毫米波单片集成电路的I/O端口,通过金属化形成表面金属化层 完成二次布线;再涂覆一层苯并环下締来实现阻焊,通过刻蚀暴露出焊球凸点的电极。
[0021] 如图3所示,顶层娃片基盖板在对应微波毫米波忍片2的上方采用MEMS体娃工艺腐 蚀底部凹槽16, W消除盖板对底层微波忍片性能的影响;在腐蚀凹槽之后刻蚀TSV通孔,然 后正反面进行金属化处理,形成金属化图形。完成娃基片的加工后,对娃基片正反两个面分 别进行二次布线处理,其中顶层首先涂覆一层苯并环下締或聚酷亚胺,介质厚度为扣m,然 后通过刻蚀介质层,金属化后形成二次布线图形;底层首先涂覆一层苯并环下締或聚酷亚 胺,介质厚度为扣m,刻蚀出焊球凸点电极,在焊球凸点电极上进行植球回流,形成焊球凸 点,凸点焊料为化Sn。
[0022] 本发明结构的底层娃片为微波忍片的支撑层,顶层娃片为盖板,顶层盖板和饥Sn 焊球构成微型腔体结构,对微波毫米波忍片形成电磁屏蔽,同时为顶层的控制忍片提供支 撑及和底层娃片的互联。工序包含MEMS体娃工艺、微组装工艺和半导体光刻工艺等主要流 程,工艺流程和常规半导体工艺相兼容,采用全自动设备完成晶圆级装配后进行分片,完成 批量的组件生产。主要工艺流程设计如下: 1、底层娃片的制作工艺步骤:
2、顶层娃片的制作工艺步骤:
3、底层娃片与顶层娃片组装的制作工艺步骤:
【主权项】
1. 一种新型三维微波多芯片组件结构,其特征在于:自下而上包括底层硅片(1)、MMIC 芯片(2)、顶层硅片(4)、ASIC芯片(6);所述底层硅片(1)上腐蚀有芯片安装槽,并在表面电 镀第一金属层(11),MMIC芯片(2)通过导电胶层(10)粘结在芯片安装槽底部,且MMIC芯片 (2)的上表面与底层硅片(1)的上表面在同一平面,在MMIC芯片(2)的上表面与底层硅片(1) 的上表面上依次生长有密封保护层(9)、第二金属层(8)、第一阻焊层(7),所述顶层硅片(4) 底部与底层硅片(1)的芯片安装槽对应位置腐蚀有底部凹槽(16),所述顶层硅片(4)下表面 依次生长有第三金属层(12)、第二阻焊层(13);顶层硅片(4)上表面依次生长有第四金属层 (14)、第三阻焊层(15);所述顶层硅片(4)内刻蚀有连通第四金属层(14)和第三金属层(12) 的硅通孔(5),所述底层硅片(1)和顶层硅片(4)对应位置均刻蚀有焊球凸点电极(3),并通 过焊料将底层硅片(1)和顶层硅片(4)对应位置的焊球凸点电极(3)焊接连接;所述顶层硅 片(4)的第三阻焊层(15)刻蚀有金属电极(17),ASIC芯片(6)焊接在顶层硅片(4)的金属电 极(17)上。2. 根据权利要求1所述的一种新型三维微波多芯片组件结构,其特征在于:所述芯片安 装槽的腐蚀深度为100μπι,所述顶层硅片(4)底部凹槽(16)的腐蚀深度为250μπι。3. 根据权利要求1所述的一种新型三维微波多芯片组件结构,其特征在于:所述密封保 护层(9)、第一阻焊层(7)、第二阻焊层(13)和第三阻焊层(15)的材质均为苯并环丁烯或聚 酰亚胺。4. 根据权利要求3所述的一种新型三维微波多芯片组件结构,其特征在于:所述密封保 护层(9)的厚度为20~30μπι,所述第一阻焊层(7)、第二阻焊层(13)和第三阻焊层(15)的厚度 均为5μηι。
【文档编号】H01L25/16GK105977235SQ201610499834
【公开日】2016年9月28日
【申请日】2016年6月30日
【发明人】赵永志, 王绍东, 王志强
【申请人】中国电子科技集团公司第十三研究所
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1